电子科技大学2008年电子设计自动化技术期末试卷A答案【荐】.pdfVIP

电子科技大学二零零七至二零零八学年第一学期期末考试 课程成绩构成：平时成绩 30% 考试成绩 70% ；本试卷总分100分 《电子设计自动化技术》A 卷·标准答案与评分细则 一． 简答题 （8分×5题，共40分） 1． （本题8分）简述可编程器件与 ASIC 在设计、应用、成本等方面的优缺点。 【参考答案】： 面向可编程器件的设计其设计资金投入小、风险小、开发周期短、调试灵活、易学易用；而 ASIC 设计的设计资金投入大、流片费用都是昂贵、研发投片制作具有一定的失败风险、且其开发 周期较长、调试改动设计都比较困难 （5 分）。不过，产品进入大批量生产后，ASIC 成品的成本往 往远低于可编程器件成本 （3 分）。 2 ． （本题8分）Top-Down 设计方法中逻辑综合的作用是什么？ 【参考答案】： 逻辑综合主要是通过综合工具，依据设计人员设定的时序、面积等约束条件，将与工艺无关的 RTL 级的电路逻辑描述程序，转化为与工艺相关的电路，是将程序设计转为硬件实现的重要环节。 3 ． （本题8分）并行语句和顺序语句在使用上有哪些差异？ 【参考答案】： 并发语句只能出现在并发语句结构中，如构造体，BLOCK 等，并发语句的执行与其在程序中 的书写顺序无关 （4 分）；顺序语句只能出现在顺序语句结构中，如PROCESS 、过程、函数等结构 中，其执行与书写顺序相关，写在前面的语句先执行，写在后面的依据后执行 （4 分）。 4 ． （本题8分）什么是数据类型？VHDL 中的数据类型可以分为哪几大类？为什么说 VHDL 语言是强数据类型的描述语言？ 【参考答案】： 数据类型是用标识符表征的某个或某些个数值的集合 （2 分）。数据类型按照定义方式分可分为 标准预定义数据类型和用户自定义数据类型两大类（按照书上的纯量类型、复合类型、存储类型、 文件类型分亦可）（3 分）。在VHDL 中若某个对象被声明为某种数据类型，则其取值必需在该数据 类型所限定的取值范围之内，且只有相同数据类型的数据对象之间才可以做赋值或运算，不同数据 类型的数据必需通过数据类型转换函数转换一致后，才可运算，故说 VHDL 语言是强数据类型的描 述语言 （3 分）。 5 ． （本题8分）在 VHDL 中端口方向类型通常有哪几种？各有什么特点？ 【参考答案】： 在 VHDL 中端口方向类型通常分为：“IN ” 输入，其特点是只能作为其它信号或输出端口的 运算输入信号或赋值信号，在当前设计单元中不能被赋值 （3 分）；“OUT ” 输出，只能作为被赋 值信号，不能在当前设计单元中作为内部信号使用，不能参与运算或赋值给其它端口或信号 （3 分）； INOUT 双向，可作为输入或输出端口，在综合时需对其双向性做三态处理；BUFFER 输出，构造 体内部可再使用；LINKAGE 不指定方向，无论哪个方向都可连接。（2 分） 第 1 页 共 8 页 二． 改错题 （5分×3题，共15分） 以下的程序在编译时都出现了错误，请用波浪线划出错误的地方并修改错误。 1. （本题5分） LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY Latch IS PORT ( INP: IN STD_LOGIC_VECTOR (7 downto 0); OUTP: OUT STD_LOGIC_VECTOR (7 downto 0); CLK: IN STD_LOGIC ); END Latch; ARCHITECTURE Latch OF Latch IS BEGIN PROCESS(CLK) BEGIN IF(CLK=1) THEN OUTP=INP; END IF; wait on INP; END PROCESS; END Latch; 【参考答案】： 敏感信号列表与 wait 语句不能在同一个 process 中使用，去掉敏感信号列表或者“wait on INP; ” 语句。 2. （本题