电子设计自动化第六讲【荐】.pptVIP

实验一步骤 P124实验5-1 如果不使用第三 方工具，此页直 接点next跳过， 保持多选框为不 选择状态 良好的缩进 代码请保持良好的缩进，以便于阅读、理解 关键字请大写 为同一个工程添加多个VHDL文件 在完成第一部分实验的基础上，在当前工程下直接新建一个VHDL file 完成该文件后保存为mux31 单击Assignments -Pins 将工程下载到FPGA开发板 单击Tools-Programmer 3.1.1 函数 函数的语句表达格式如下： FUNCTION 函数名(参数表) RETURN 数据类型--函数首 FUNCTION 函数名(参数表)RETURN 数据类型IS -- 函数体 [ 说明部分] BEGIN 顺序语句; END FUNCTION 函数名; 可以在包、结构体、进程内部定义函数 存储位置-在结构体内部定义函数 【例9-5】 P231 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; PACKAGE packexp IS --定义程序包 FUNCTION max( a,b : IN STD_LOGIC_VECTOR) --定义函数首 RETURN STD_LOGIC_VECTOR ; FUNCTION func1 ( a,b,c : REAL ) RETURN REAL ; FUNCTION “*” ( a ,b : INTEGER ) RETURN INTEGER ; FUNCTION as2 (SIGNAL in1 ,in2 : REAL ) RETURN REAL ; END ; PACKAGE BODY packexp IS FUNCTION max( a,b : IN STD_LOGIC_VECTOR) --定义函数体 RETURN STD_LOGIC_VECTOR IS BEGIN IF a b THEN RETURN a; ELSE RETURN b; END IF; END FUNCTION max; --结束FUNCTION语句 END; --结束PACKAGE BODY语句 LIBRARY IEEE; -- 函数应用实例 USE IEEE.STD_LOGIC_1164.ALL; USE WORK.packexp.ALL ; ENTITY axamp IS PORT(dat1,dat2 : IN STD_LOGIC_VECTOR(3 DOWNTO 0); dat3,dat4 : IN STD_LOGIC_VECTOR(3 DOWNTO 0); out1,out2 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END; ARCHITECTURE bhv OF axamp IS BEGIN out1 = max(dat1,dat2); --并行函数调用语句 PROCESS(dat3,dat4) BEGIN out2 = max(dat3,dat4); --顺序函数调用语句 END PROCESS; END; 存储位置-在结构体内部定义函数 【例9-6】P232 ARCHITECTURE demo OF func IS FUNCTION sam(x ,y ,z : STD_LOGIC) RETURN STD_LOGIC IS BEGIN RETURN ( x AND y ) OR z ; END FUNCTION sam ； BEGIN PROCESS ( a ) BEGIN m(0) = sam( a(0), a(1), a(2) ) ; m(1) = sam( a(2), a(0), a(1) ) ; m(2) = sam( a(1), a(2), a(0) ) ; END PROCESS ; END ARCHITECTURE demo ; 3.1.2重载函数 【例9-7】P233 PACKAGE packexp IS --定义程序包 FUNCTION max( a,b ：IN STD_LOGIC_VECTOR) RETURN STD_LOGIC_VECTOR ； FUNCTION max( a,b ：IN BIT_VECTOR) --定义函数首 RETURN BIT_VECTOR ； FUNCTION max( a,b ：IN INTEGER ) --定义函数首 RETURN INTEGER ； END； PACKAGE BODY packexp IS FUNCTION max( a,b ：IN STD_LOGIC_VECTOR) --定义函数体