计算机硬件系统概论.pptVIP

试题解析： CBFFFH - A4000H + 1 = 28000H = 160K。 160K / 32K = 5。 2004 年下半年网络工程师 上午试卷 ● 若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t 取指＝2ns，t 分析＝2ns，t 执行＝1ns。则100 条指令全部执行完毕需 （4） ns。 （4）A．163 B．183 C．193 D．203 2004 年下半年网络工程师 上午试卷 ● 容量为64 块的Cache 采用组相联方式映像，字块大小为128 个字，每4 块为一组。若主存容量为4096 块，且以字编址，那么主存地址应为 （7D6+4+2+7） 位，主存区号应为 （8）位。 （7）A．16 B．17 C．18 D．19 （8）A．5 B．6 C．7 D．8 直接映像： 主存地址位数=区号+区内分块号+快内地址 cache地址位数=块号+快内地址快号一样 全相联映像： 主存地址位数=块号+快内地址 cache地址位数=块号+快内地址快号不一样 组相联映像： 主存地址位数=区号+组号+组内分块号+快内地址 cache地址位数=组号+组内分块号+快内地址 2005 年上半年网络工程师 上午试卷 ● 在计算机中，最适合进行数字加减运算的数字编码是 （1C） ，最适合表示浮点数阶 码的数字编码是 （2D） （1）A．原码 B．反码 C 补码 D．移码 （2）A．原码 B．反码 C 补码 D．移码 试题解析： 补码的加法和减法是相同的。 移码的正数大于负数，比较方便于阶码的比较。移码就是不论正负，将补码取反 2006 年上半年网络工程师 上午试卷 ● 高速缓存Cache 与主存间采用全相联的地址影像方式，高速缓存的容量为4MB，分为4 块，每块1MB，主存容量为256MB，若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.27ns，则该高速缓存的命中率为 （1） %。若地址更换表如下所示，则主存地址为8888888H 时，高速缓存地址为 （2D） H。 （1）A．90 B．95 C．97 D．99 （2）A．488888 B．388888 C．288888 D．188888 试题解析： 设该高速缓存的命中率为 x，则3x＋30×（1－x）=3.27，解得x=99%。主存容量为256MB，每块1MB，则主存可以分为256/1=256=28 块，即块号为8 位，则主存地址的高8 位是88H，对应地址更换表，高速缓存地址为188888H。 2006 年下半年网络工程师 上午试卷 ● 若内存按字节编址，用存储容量为32K X 8 比特的存储器芯片构成地址编号 A0000H 至DFFFFH 的内存空间，则至少需要 （1） 片。 （1）A．4 B．6 C．8 D．10 2006 年下半年网络工程师 上午试卷 试题解析： DFFFFH－A0000H=3FFFFH 218，32K=215，则至少需要芯片为218 /215=8。 2006 年下半年网络工程师 上午试卷 某计算机的时钟频率为400MHz，测试该计算机程序使用4 种类型的指令。每种指令的数量及所需指令时钟数（CPI）如下表所示，则该计算机的指令平均时钟数约为（4） 。 （4）A．1.85 B．1.93 C．2.36 D．3.75 试题解析： 由图表可知：总指令数为 160000+30000+24000+16000=230000； 总时钟数为160000+30000×2+24000×4+16000×8=444000； 所以指令平均时钟数为444000/230000=1.93。 2006 年下半年网络工程师 上午试卷 ● 若内存按字节编址，用存储容量为32K X 8 比特的存储器芯片构成地址编号 A0000H 至DFFFFH 的内存空间，则至少需要 （1） 片。 （1）A．4 B．6 C．8 D．10 试题解析： DFFFFH－A0000H=3FFFFH 218，32K=215，则至少需要芯片为218 /215=8。 2007 年下半年网络工程师 上午试卷 ● 若内存地址区间为4000H~43FFH，每存储单位可存储16 位二进制数，该内存区 域由4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是 （4） 。 （4）A．512×16bit B．256×8bit C．256×16bit D．1024×8bit 试题解析： 总存储单位=（43FFH - 4000H + 1H）= 400H = 1024 （H 代表16 进制） 每个存储器芯片的容量为：1024 × 16 / 4 = 4096。 由于每个存储单位可存储16 位二进制数，所以可以采用256×16bit 或者