数电第4章(触发器).ppt

2. 主从JK触发器 Q Q G1 G2 S G3 G4 CP K J CP G5 G7 G6 G8 G9 Q Q 1J J C1 CP 1K K 电路组成及逻辑符号 具有多输入端的主从JK触发器:J=J1? J2, K=K1? K2 (P195) 边沿触发器只能在 CP 上升沿(或下降沿)时刻接收输入信号，其状态只能在 CP 上升沿(或下降沿)时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。 4.2.4 边沿触发器 主从触发器必须考虑CP=1期间输入状态的全部变化过程,才 能确定CP下降沿到达时触发器的次态.它虽然克服了空翻，但对 输入信号仍有限制。(P196-197) 1.电路组成及逻辑符号 维持—阻塞触D发器 表示触发器靠CP上升沿触发 ,若有O表示CP下降沿触发 表示CP为边沿触发方式 （a） 逻辑电路 （b）逻辑符号 2. 工作原理 （1）当CP=0时，G3、G4被封锁，触发器的输出状态保持不变。 （2）当CP从0变为1时，G3、G4打开，它们的输出由G5、G6决定。此瞬间，若D=0，触发器被置为0状态；若D=1，触发器被置为1状态。 （3）当CP从0变为1之后，虽然CP=1，门G3、G4是打开的，但由于电路中几条反馈线①～④的维持—阻塞作用，输入信号D的变化不会影响触发器的置1和置0，使触发器能够可靠地置1和置0。因此，该触发器称为维持—阻塞触发器。 ①---置1维持线 ④ ---置0维持线 3 ---置0阻塞线 2 ---置1阻塞线 　可见，该触发器的触发方式为：在CP脉冲上升沿到来之前接受D输入信号，当CP从0变为1时，触发器的输出状态将由CP上升沿到来之前一瞬间D的状态决定。 由于触发器接受输入信号及状态的翻转均是在CP脉冲上升沿前后完成的，故称为边沿触发器。 利用CMOS传输门的边沿触发器和利用传输延迟时间的边沿触发器(略) 具有异步端的边沿 D 触发器 Q Q C1 CP D 1D S SD R RD 3. 时序图 图4-14　维持—阻塞边沿D触发器时序图 　当CP从0变为1时，Q将由CP上升沿到来之前一瞬间D的状态决定。 4.3 触发器的逻辑功能及其描述方法 4.3.1 触发器按逻辑功能分类 触发器按逻辑功能:表示触发器的现态Qn、输入信号和次态Qn+1之间在稳态下的逻辑关系. 时钟控制的触发器按逻辑功能不同可分为：RS触发器、D触发器、JK触发器、T触发器和T′触发器等。 触发器的逻辑功能通常用功能表、时序图、状态转换表、特性方程和状态转换图表示。 一、 RS触发器 S 　 R Qn Qn+1 0　　0 0 　0 0 1 0 1 0　　1 0 　1 0 1 0 0 1　　0 1 　 0 0 1 1 1 1 　 1 1 　 1 0 1 × × 1. RS触发器特性表(又称状态转换表 ) RS触发器的Qn+1卡诺图 输入 输出 约束条件，表示不允许将R、S同时取为1 2. RS触发器的特性方程（又称为状态方程） 3.状态转换图 图4-16 　RS触发器的状态转换图 　表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。 两个圆圈表示状态0和1 箭头表示状态转换的方向 在箭头旁边用文字或符号表示实现转换所必备的条件 二、JK触发器 JK触发器的逻辑符号 （a）下降沿触发 （b）上升沿触发 JK触发器是一种多功能触发器，在实际中应用很广。 JK触发器是在RS触发器基础上改进而来，在使用中没有约束条件。 常见的JK触发器有主从结构的，也有边沿型的。 1. JK触发器特性表 　JK触发器功能表 2. 特性方程 (具有4种功能) 3. 状态转换图 JK触发器的状态转换图 4. 时序图（以CP下降沿触发的JK触发器为例） JK触发器的时序图 在CP的下降沿更新状态，次态由CP下降沿到来之前的J、K输入信号决定。 具有保持和翻转功能。 三、 T触发器 T触发器的功能表 1. T触发器特性表 2. 特性方程 3. 状态转换图 T触发器的状态转换图 令JK触发器的J＝K＝T，就可实现T触发器。 JK触发器接成T触发器 T′触发器 （1）T′触发器的功能 把T=1时的T触发器称为计数型触发器，又叫做T′触发器。 每来一个CP脉冲，T′触发器就翻转一次，显然能实现计数功能。 T′触发器的状态转换表 特性方程为 （2