电工电子技术 第4章 数字集成电路.ppt

《电工电子学》教学课件主讲：郭建华 联系地址：重庆理工大学 电子信息与自动化学院 邮政编码：400050 电子信箱：gjh@cqut.edu.cn 联系电话第4章 数字集成电路4.1 逻辑代数运算规则4.2 逻辑函数的表示与化简4.3 集成门电路4.4 组合逻辑电路4.5 集成触发器4.6 时序逻辑电路4.7 存储器*4.8 可编程逻辑器件(PLD)*4.9 应用举例 4.2 逻辑函数的表示与化简 4.3.1 TTL门电路 TTL门电路是晶体管-晶体管逻辑门电路的简称, TTL门电路的特点：工作速度快，带负载能力强，抗干扰性能好等。 4.3.2 CMOS门电路 4.4.1 组合逻辑电路的分析和设计方法 4.4.3 编码器、译码器及数字显示 4.5.1 基本RS触发器 4.5.2 同步RS触发器和D锁存器 4.5.3 正边沿触发的D触发器 4.5.4 负边沿触发的JK触发器 4.6.2 寄存器 4.6.3 计数器 4.7 存储器 4.7.2 其他存储器 *4.8 可编程逻辑器件（PLD） 4.8.2 可编程阵列逻辑（PAL） 4.8.3 通用阵列逻辑（GAL） 4.9.1 9位数字密码锁电路 4.9.2 带数字显示的七路抢答器 具有反馈的寄存器输出结构的可编程阵列逻辑PAL16R8 2. PAL16R8的电路结构示意图 [例4.8.2] 用PAL实现的两位二进制减法计数 解：两个D触发器的状态方程为： 当S=1时 因为： FBFA的状态按11→10→01→00→11的规律变化，这是一个两位二进制减法计数器。 当S=1时， FBFA的状态不变。 通用阵列逻辑(Generic Array Logic,简称GAL)是20世纪80年代发展起来的一种PLD产品, 由于采用了E2CMOS制造工艺,能够电擦写，因而可重复编程。 GAL中与阵列是可编程的, 而或阵列是固定的(不可编程),但它的每个输出都有一个输出宏单元, 为逻辑设计提供了高度灵活性，每个宏单元可由用户编程进行组态, 即输出完全由用户定义, 因而利用软、硬开发工具, 对GAL进行编程写入后, 可方便地实现所需要的组合电路或时序电路。 GAL16V8的引脚图 通用阵列逻辑GAL16V8 其中: 引脚2~9(共8个)固定作为输入端,还可以将其他8个脚配置成输入模式, 使输入端达到16个。引脚12~19(共8个)的功能由编程情况决定, GAL内部含有8个输出宏单元, 可以由用户根据所设计的逻辑电路的需要, 通过编程规定作为输出模式或输入模式。工作于输出模式既可以规定为寄存器输出(时序逻辑输出), 也可以规定为组合输出。 [例4.8.3] 用GAL16V8构成图的可双向移位的6位寄存器 [解] 图(a)是可双向移位的6位寄存器的原理示意图；图(b)是实现6位移位寄存器的一种配置图。 9位数字密码锁电路图 4.9 应用举例 1. CC4017十进制计数器/0~9译码器 该集成电路将计数器和译码器制作在一起，其中Q0~Q9是译码器的10个输入端，R是复位端(高电平时复位), CLK是时钟脉冲输入端, EN是时钟允许端。若将EN接低电平, 则计数器在时钟脉冲的上升沿计数,计数结果经译码器译码后输出。右图是Q0~Q9的输出波形。 2. 图示密码锁电路只要依次按动S3、S0、S2、S7、S0、S6、S2、S4、S9各个键(即开锁密码为：302706249)，输出端Q0的高电平就依次向Q1、Q2、Q3、…、Q9移动，最后用Q9输出的高电平去驱动开锁电路，完成开锁动作。改变Q0~Q9与S0~S9之间的接线，就可改变开锁的密码。 3. 如果以CC4017的Q5作为输出端，Q6~Q9端不用，则为5位数的密码锁。同理，若分别以Q6~Q8作为输出端，则分别为6~8位的密码锁。 4. 图中还设置了一个开关SA，当SA闭合时无法开锁，将SA安装于隐蔽处，更增加保密性。 带数字显示的七路抢答器电路图 例题4.6.2 分析图示时序逻辑电路的功能，假设初始状态为Q3Q2Q1Q0=0000。 解: 1. 分析电路结构: 该时序逻辑电路由四个JK触发器FA、FB 、FC和FD组成,它们受同一个时钟脉冲CP控制,因此是同步时序电路。 2. 列出各触发器的驱动方程为： JA=KA=1JB=QAnQDn, KB=QAnJC=KC=QAnQBnJD=QAnQBnQCn, KD=QAn 4. 输出方程： C = QDnQAn 3. 各触发器的状态方程为： QAn+1=QAnQBn+1=QA