原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
考试要求输出如下图led1,led2,led3信号。已知FPGA的外部晶振48M，led1的信号0.5Hz。
分析：led2,led3信号是0.5Hz信号的三分频，占空比都是5/6,为了方便分频，把48M信号先分频得到1Hz信号，如上图clk1hz。由1Hz信号2分频得到0.5Hz信号，1Hz信号6分频得到1/6Hz信号(0.5Hz信号的三分频)。给6个状态赋值，实现5/6的占空比。
难点：本次考试只给出上图led1,led2,led3的波形，很容易想到把48M分频得到0.5Hz，再由0.5Hz得到led2和led3，这样就不可避免要去数0.5Hz信号的上升沿和下降沿，导致程序复杂，容易出错。
附本题VHDL程序
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity led is
Port ( clk : in STD_LOGIC:=0;
led1 : out STD_LOGIC;
led2 : out STD_LOGIC;
led3 : out STD_LOGIC);
end led;
architecture Behavioral of led is
signal clk1hz:std_logic:=0;
signal led1_reg:std_logic:=0;
signal cnt1:integer range 0 to 5:=0;
begin
process(clk)
variable cnt:integer range 1 to=1;
begin
if rising_edge(clk) then
if cntthen cnt:=1;clk1hz=not clk1hz;
else cnt:=cnt+1;
end if;
end if;
end process;
process(clk1hz)
begin
if falling_edge(clk1hz) then
led1_reg=not led1_reg;
if cnt1=5 then cnt1=0;
else cnt1=cnt1+1;
end if;
end if;
end process;
led1=led1_reg;
led2=0 when cnt1=5 else 1;
led3=0 when cnt1=0 else 1;
end Behavioral;
文档评论（0）