09秋电子技术期末试题02.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
高二数字电子技术基础期末试题 (用于09秋电子班) 姓名: 学号: 一、填 空 题(每小题4分,共40分) 1. 将十进制数45转换成8421码可得 。 2.(406)10=( )8421BCD 3.异或门输入全为高电平时输出为____________。 4.,化简后答案是 。 5.D触发器初态Qn为0,若使D=1则次态Qn+1为_________。 6.四位单拍接收式数码寄存器使D3D2D1D0=0100,则接收脉冲到来后Q3Q2Q1Q0=_____。 7. 数字电路按照是否有记忆功能通常可分为两类:组合逻辑电路和 。 8.n位二进制数,需要_____个触发器。 9. 当数据选择器的数据输入端的个数为8时,则其地址码选择端应有 位。 10.时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和 时序电路。 二选择题(每小题4分,共40分) 1. 对于四位二进制译码器,其相应的输出端共有( )。 A. 4个 B. 16个 C. 8个 D. 10个 2. 要实现,JK 触发器的J、K取值应为( )。 A. J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3.在下列逻辑电路中,不是组合逻辑电路的有( )。 A.译码器 B.编码器 C.全加器 D.寄存器 4.多谐振荡器可产生( )。 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 5.数值[375]10与下列哪个数相等( )。 A. [111011101]2 B. [567]8 C. BCD D. [1F5]16 6能实现分时传送数据逻辑功能的是( )。 A. TTL与非门 B. 三态逻辑门 C. 集电极开路门 D. CMOS逻辑门 7. 最小项的逻辑相邻最小项是( )。 A. B. C. D. 8.逻辑式BC+ABC+C,化简后为( )。 A.B+C B.C+AB C. C+BC 9.对32个字符编码最少需要( )位二进制数 A.3; B.4; C.5。 10.由与非门构成的RS触发器,要使Qn+1=0,则输入信号应为( ) A. B. C.。 三、设计题(10分) 试设计一个码检验电路,当输入的四位二进制数 A、B、C、D为8421BCD码时,输出Y为1,否则Y为0。(要求写出设计步骤并画电路图) 题51图题51图 1

文档评论(0)

638922bb + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档