“数字逻辑系统设计”任务书.docVIP

一.“数字逻辑系统设计”任务书 1.设计器件： 集成芯片（74LS160、74LS48、74LS00、 74LS04、NE555、共阴七段数码管）等； 元器件（电容、电阻、发光二极管）等； 电路板（万能板/面包板）导线、铬铁、焊锡等 仪器仪表（万用表）等。 2.设计要求： (1)、设计方案的选取论证 根据设计内容，提出整体设计方案，比较分析选定的整体设计方案的可行性和优缺点，画出系统原理框图。 (2)、单元电路的设计分析 根据系统原理框图，可按照一定的顺序分别设计各单元电路（注意单元电路之间的联接），简要分析各单元电路在系统中的功能作用及工作原理，画出各单元电路原理图。 (3)、整体电路图的设计绘制 设计好单元电路后，应画出整体电路图，可学习和使用计算机相关软件，绘制（打印） “多功能数字电子钟”的系统电路原理图。 (4)、电路板的制作实验 购置电路元器件，选择万能板（多孔试验板）/ 面包板/ PCB板，进行面板的布线（工艺）设计，分单元组装焊接、测试及功能调试，完成整体电路制作并递交电路板作品。 (5)、设计报告的总结撰写 按照以上1-4项内容要求，论述系统设计的主要过程，包括出现的问题的解决的方法，作品最终实现的功能、特点和存在不足，总结设计过程的体会（体验）及自我评价，完成并递交“多功能数字电子钟”的系统设计报告。 二．单元电路图设计分析 一、振荡器（吕思忠P196 /谢自美P199） 数字钟的核心（时钟脉冲源），振荡器的频率越高，计时的精度就越高，但耗电能量将增大，电路复杂及成本将增大。 1、用555构成振荡器电路1KHZ + 分频器 工作原理：教材P421/谢自美P199 时间（频率）参数计算 2、555构成1HZ振荡器电路（电子许） *3、石英晶体振荡器电路 + 分频器 二、计数器（教材：P286）74LS160 1、(1)计数器功能作用：教材P286等 (2)、元器件的选用：74LS160 / 74LS90等 74LS90——由模2和模5组成异步计数器（参考PPT ） 74LS160——十进制/4位二进制/同步计数器（参考PPT ） 集成电路型号与引脚排列图：谢自美P414-415；吕思忠P242 。 (3)、 “时”、“分”计数器电路（电子许） 2.常用时序电路－计数器74LS160 设计原则：电路力求最简。 器件选购：小规模器件，门电路最少，输入端最少；中规模器件，数目最少，品种少，连线少。 端子说明（徐惠民P195）：A—B：数据输入端 ENP：计数控制端 ENT：计数控制端并控制进位输出 LOAD：同步置数控制端 CLR：异步清零端； QA—QD：计数输出端 RCO ： 计数进位输出端。 3.74LS160 接成6进制计数器 举例：复位法 利用异步复位端CLR，当从0计数到5时，利用QBQC短暂的1信号使计数器复位； 计数过程为0,1,2,3,4,5，所以为6进制计数器 4. 中规模时序电路的应用 例2：置位法1: 利用同步置位端LOAD置入1，置数动作是在6到来时，利用QBQC的1信号使计数器置入1，由LOAD是同步使能，所以计数为1,2,3,4,5,6共计六个状态。 5.常用时序电路－计数器（参考） 同步十进制加法计数器(74160) 74160具有预置数、清零、保持功能。 Rd：异步清零端，低电平有效。 D0----D3：预置数端(数据输入端) LD：同步置数控制端，低电平有效。 S1 S2 ：工作状态控制端。 三、译码与显示电路 1.(1)工作原理——教材P491； (2)元器件选用（型号）：74LS48、七段显示；集成电路引脚排列图：相关资料及PPT； (3)单元电路（PPT#6-9/电子许/谢自美） 2.数字显示译码器（徐惠民P85/教材P150 ） 在数字系统中，常常需要将译码输出显示成十进制数字或其它符号。因此，希望译码器能直接驱动数字显示器，或者能同显示器配合使用，这种类型的译码器称为显示译码器。 显示译码器经常和七段显示器(七段数码管)配合使用。 译码器和七段显示器连接时注意是共阴还是共阳的。 3. 发光二极管七段数码管 七段数码管和译码器选择注意事项： a. 若译码器输出为高电平时，则需选用共阴接法的数码管。 b. 若译码器输出为低电平时，则需选用共阳接法的数码管。 4. 七段显示译码器7447(共阳) [7448(共阴)] 数字系统及数字测试时，为了能够让人直观的读取测量和运算的结果，需要用到显示电路。 数字显示电路一般由译码器、驱动器和显示器等几部分构成。数码显示器是用来显示数字、文字或符号的器件。