verilog 实验.docVIP

下载本文档

8
0
约3.12千字
约 20页
2015-07-27 发布于安徽
举报
版权申诉

verilog 实验.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

《硬件描述语言》实验指导书V1.0 南通大学电子信息学院 2012 年 6 月课程设计目的、要求 1.通过本次课程设计，增强工程实践能力和创新能力，提高数字系统设计水平。 2.完成课程设计，包括设计仿真与验证。本课题总共29道题，每个班级中每个题目限一名同学选择。首先，根据所选课题和Altera DE2开发板资源进行方案设计。然后运用EDA软件对方案进行程序设计、仿真分析。 3.撰写总结报告。报告内容包括以下内容： 1）概述 2）功能给出系统的设计功能以及性能参数。 3）设计方案说明本设计的技术方案、工作原理，给出设计框图软件流程图设计框图软件流程图module SW_SEG(SW,HEX1,HEX0); input [7:0]SW; output reg[6:0]HEX1,HEX0; parameter seg0 = 7b1000000, seg1 = 7b1111001, seg2 = 7b0100100, seg3 = 7b0110000, seg4 = 7b0011001, seg5 = 7b0010010, seg6 = 7b0000010, seg7 = 7b1111000, seg8 = 7b0000000, seg9 = 7b0010000, sega = 7b0001000, segb = 7b0000011, segc = 7b1000110, segd = 7b0100001, sege = 7b0000110, segf = 7b0001110; always @(*) case(SW[3:0]) 4h0: HEX0[6:0] = seg0; 4h1: HEX0[6:0] = seg1; 4h2: HEX0[6:0] = seg2; 4h3: HEX0[6:0] = seg3; 4h4: HEX0[6:0] = seg4; 4h5: HEX0[6:0] = seg5; 4h6: HEX0[6:0] = seg6; 4h7: HEX0[6:0] = seg7; 4h8: HEX0[6:0] = seg8; 4h9: HEX0[6:0] = seg9; 4ha: HEX0[6:0] = sega; 4hb: HEX0[6:0] = segb; 4hc: HEX0[6:0] = segc; 4hd: HEX0[6:0] = segd; 4he: HEX0[6:0] = sege; 4hf: HEX0[6:0] = segf; default:HEX0[6:0] = seg0; endcase always @(*) case(SW[7:4]) 4h0: HEX1[6:0] = seg0; 4h1: HEX1[6:0] = seg1; 4h2: HEX1[6:0] = seg2; 4h3: HEX1[6:0] = seg3; 4h4: HEX1[6:0] = seg4; 4h5: HEX1[6:0] = seg5; 4h6: HEX1[6:0] = seg6; 4h7: HEX1[6:0] = seg7; 4h8: HEX1[6:0] = seg8; 4h9: HEX1[6:0] = seg9; 4ha: HEX1[6:0] = sega; 4hb: HEX1[6:0] = segb; 4hc: HEX1[6:0] = segc; 4hd: HEX1[6:0] = segd; 4he: HEX1[6:0] = sege; 4hf: HEX1[6:0] = segf; default:HEX1[6:0] = seg0; endcase endmodule 10保存设计，文件的名字一定要与当前待保存的模块名字一致。 11.点击按钮Start Compilation. 如果有错误需要修改后重新这一过程。 12.建立波形仿真文件点击菜单选项File-New-Others File,选择