- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
题号: D
武汉理工大学第四届电工电子
创新设计大赛设计报告
题目: 简易逻辑分析仪
参赛者: 范明
学院班级: 信息工程学院 电子0801班
联系方式: 评分标准:
项目 满分 得分 基本要求 论文结构完整性 10 理论分析与计算 20 硬件电路设计与器件选择 45 分析及结论 20 创新特色 5 总分 摘要
本系统逻辑分析仪部分采用fpga与51单片机协同处理的方式进行设计,其中fpga负责数据采集和触发提取等,单片机负责液晶显示的驱动和系统功能的选择控制等,充分发挥其各自的优势。采用12864液晶完成人机交互菜单显示和逻辑图形的显示。信号发生器部分则以51单片机为核心,采用独立按键,流水灯,及数码管丰富显示界面,实现了分路信号的按键输入和显示,并且采用锁存器扩展输出能力,也实现了输出电平为TTL的要求。
系统充分考虑性能的要求,在完成所有功能的前提下尽量寻求降低成本,便携使用等方法,采用fpga不仅提高了设计的效率,而且拓展了使用频带,带来了更加稳定的性能,系统还创新式地选择12864液晶作为菜单输出和波形输出显示端,不仅充分发挥了其潜在性能,而且降低了利用示波器等仪器带来的高昂价格与不便,通过静态存储单元还实现了设置掉电保护功能和波形记忆功能。数据采集模块的输入电路中的程控迟滞比较器,提高了输入信道的抗干扰能力。
关键词 逻辑分析仪 单片机 静态存储 迟滞比较器目录
摘要 1
1方案论证及选择 1
1.1待选方案一 1
1.2待选方案二 1
1.3待选方案三 2
1.4方案选择 2
2 理论分析与参数计算 3
2.1信号发生器参数 3
2.2逻辑分析仪参数 3
3 系统设计 3
3.1 序列信号产生器的实现 3
3.2 逻分析仪设计 4
3.2.1输入电平转换模块设计 4
3.2.2 采集触发模块设计 6
3.2.3 信息处理与显示模块 7
4 软件设计 8
4.1软件功能 8
4.2基本控制流程图 9
5 仿真与分析 10
5.1信号发生器仿真分析 10
5.2逻辑分析仪仿真分析 11
5.2.1电平转化模块仿真 11
5.2.2 信号处理模块仿真 11
5.2.3单片机处理模块仿真 13
6 小结与体会 14
参考文献 14
附录 15
1方案论证及选择
1.1待选方案一
利用普通的74系列移位计数器构成数字信号发生器,纯单片机方式实现逻辑分析仪。
图 1-1 方案一结构框图
系统结构如图1-1所示,数字信号发生器部分采用74系列的移位计数器的基本功能,通过拨码开关向置数端预置循环序列,通过TTL驱动输出数字信号。逻辑分析仪部分的门限电压由电位器控制。这种方法单片机除了完成基本的数据分析外,还需要完成对逻辑数据的采集、存储、显示等大量控制工作。
1.2待选方案二
由单片机产生数字信号序列,由另外两片单片机构成逻辑分析仪。
图 1-2 方案二结构框图
系统结构如图1-2所示,在信号产生上方案二采用单片机方案,数码管显示循环序列码状态,在逻辑分析仪部分,该方案的特点是双单片机结构,二者通过串口通信,下位机单片机3只负责显示,上位机单片机2通过D/A输出程控的门限电平。本方案解决了显示与数据采集处理不能同时工作的矛盾。
1.3待选方案三
由单片机产生逻辑序列,采用流水灯和数码管丰富显示功能,数据采集与检测部分采用fpga芯片完成,单片机完成系统功能的控制,12884液晶完成菜单界面的显示和逻辑图形的显示。
图1-3 方案三结构框图
系统结构如图1-3所示:系统分为三大部分:数字信号发生模块、信号采集模块、显示控制模块。硬件设计上包含两块单片机、一块FPGA,利用FPGA高速处理的特点,实现采集工作,弥补了单片机在高速采集和实时显示的弱点,使整个系统的处理能力远超过当前微控制器的水平,这使设计十分具有发挥的空间。而且通过合理地划分软硬件的工作量,将使软件控制和软件编写变得容易。同时创新式采用12864液晶分时显示功能菜单显和逻辑波形,避免了使用示波器显示波形带来的不便和价格的高昂,同时充分发挥了12864的实时绘制波形的能力。
1.4方案选择
方案一的优点是系统规模较小,成本较低。但是功能受到限制,并且由于单片机本身速度的限制,它不能适应显示高速数字信号采集的要求,不利于对系统功能和指标的发挥。
方案二,主体由软件构成,编程量大,而且单片机在数据处理上发挥余地较少,而且由于单片机时钟的限制仍然无法适应高速应用的场合。
方案三利用了FPGA
您可能关注的文档
最近下载
- 浪涌(冲击)抗扰度试验报告模板.pdf VIP
- GAT669.1-2008通用技术要求091019.ppt VIP
- 长合变电站220kV间隔扩建.doc VIP
- 【干货450页】2021税收筹划案例手册.docx VIP
- DB41T 2486-2023 叉车维护保养与自行检查规范.pdf VIP
- 酒店运营标准指引.docx VIP
- 风险分析方法培训课件.ppt VIP
- Q∕CR 749.3-2020 铁路桥梁钢结构及构件保护涂装与涂料 第3部分:附属钢结构.pdf
- 成都四川师范大学附属实验学校初一新生分班(摸底)语文考试模拟试卷(10套试卷带答案解析).doc VIP
- 04DX101-1建筑电气常用数据.docx VIP
文档评论(0)