CHP5_半导体存储器.ppt

CHP_5 半导体存储器（ROM、RAM及应用） 1．ROM（Read Only Memory） (1)掩膜ROM：数据（程序）写入由厂家制造芯片时一次性完成，适用于大批量定型产品，如家电类。 (2)PROM：Programmable ROM，熔丝结构，由用户用特殊工具将数据一次性写入。 (3)UVEPROM：紫外线可擦除的Erasable PROM，可多次改写。 (4) OTP ROM（One Time Programmble ROM）,EPROM技术，用于工业产品的批量生产，可由用户编程写入，成本低廉。 (5) EEPROM、Flash ROM：电可擦除的PROM，可多次改写。 §5.2 ROM存储器 1. 原理 该部分主要自学（P177－180）。 e.g. P176图5－3，4×4ROM，译码器输出高电平有效，为“1”时MOS管导通，相应数据位输出为0； 接Vcc的MOS管相当于负载电阻； N型增强型MOS管工作原理：栅极G接高电平时，漏源DS导通，同NPN三极管，输出压降趋于零，输出低电平，“0”状态。 编程举例：2817A的/CE端与8031的P2.7相连（低电平选中）， RDY(1脚)与P1.0相连；将数0,1,…,FFH 依次写入2817A的7F00H～7FFFH 单元中，编程为子程序： START: MOV DPL, #0 ；置地址指针初值 MOV DPH, #7FH MOV A, #0 LOOP: MOVX @DPTR, A ；将A的内容写至2817A中 WAIT: JNB P1.0, WAIT ；为0表示一个字节未写完,循环等待 INC DPTR INC A JNZ LOOP ；数据末尾为0则结束 RET I2C总线：ATMAL 24C01系列 E2ROM存储器： I2C总线最多可挂8个24C01（128B）或24C02（256B）, 由A0、A1、A2选择，由串行时钟端（SCL）控制。 串行数据端（SDA）完成地址、数据的输入、输出，与MCU连接只需接2根信号线，如P1.0，P1.1，节约资源。 §3 RAM 存储器1．静态RAM (SRAM)基本存储电路见P185，图5－13，6只晶体管组成一个存储位。 2．动态RAM (DRAM) 基本存储电路以单只晶体管结构为常用，见P187图5－14。依靠电容的电荷存储信息，保留时间短，需不断刷新（读出－写入）。 §4 MCS－51和外部存储器的连接 1.??连接原则 一、分清用途，ROM：固化程序和固定的常数；RAM：存放数据、变量和运算结果。 二、工作速度匹配: 要求存储器的最大存取时间 CPU访存时间。 说明：51 CPU访问存储器的时间（访存时间）大于两个时钟周期。 e.g. 若8031时钟为12MHz，2个时钟周期为2/12≈170nS，所以可选用最大存储时间为150nS或更短的存储器芯片。 三、储容量选择： ROM、RAM芯片总容量分别≤64KB（51寻址能力）。 e.g. 选用6264芯片为8031外部RAM，最多可接几片？ 四、地址分配： 各芯片的地址范围可以不连续，但不可重叠。对ROM，其首地址必须从0开始。 五、译码方式（3种方式）： （1）概念： 片内地址线：单片机与外存芯片地址引脚直接（或通过地址锁存器）相连的那些地址线。 片选地址线：除片内地址线外的其它地址线。 片内地址线条数：与所选芯片的地址线条数相等。 e.g. P193图5－20:片内地址线A0～A12 (P0.0~P0.7, P2.0~P2.4)共13条，片选地址线A13～A15（P2.5~P2.7）共3条。 图中译码芯片为LS139，RAM、ROM片选端/CS(或/CE)为低电平有效。 ③线选法：片选地址线与存储芯片/CS端直接相连。 优点：电路简单； 缺点：有重叠地址，地址空间浪费较大，用于存储芯片较少时。 e.g. 如图示连接两片6264（A12～A0是片内地址线）： 5．地址锁存器LS373的工作原理 特性：透明，带三态门的8D锁存器。 当使能端E（11脚）为1时，锁存器直通(透明);Q端的输出值与输入端相同； 当E由1变0（下降沿）时，数据被锁存； 当E＝0时，Q端输出锁存的数据，与此时的输入值无关； 373的E端应与8031的ALE相连。 373的输出控制端C（1脚）为低电平有效（输出控制三态门）。 问题：图中悬空地址线是哪几条？ 2764的/OE端和/CE端接法，作用？ 2764的基本地址范围和重叠地址范围如何得到？ A15A14A13A1