Multisim在数字逻辑电路中应用.ppt

图8-7 74LS138D译码器构成一位全加器 74LS153D双四选一数据选择器实现一位全加器 RS触发器 　　1) 原理 　　74160N为异步清零、同步预置的十进制计数器。实现模60计数器，需用两片74160N。当采用两片74160N级连时，可以构成一百进制计数器。然后利用异步清零端CLR或利用同步置数LOAD，去掉40(100-60)个多余状态，电路连接的方法有很多。也可以分解成M=60=6?10，构成异步电路。下面我们以利用同步置数LOAD构成电路为例进行仿真，其他电路留给读者自行设计、仿真。 　 　　2) 创建电路 　　(1) 在器件库中选中两个74160N，其中U13为低位，U14为高位。U13(低位)的清零端CLR和计数控制端ENP、ENT接高电平(VCC)。U14(高位)的清零端CLR接高电平(VCC)。U14(高位)计数控制端ENP、ENT应接74160N U13(低位)进位输出RCO端，构成8421BCD码一百进制计数器。 　　(2) 时钟脉冲取方波信号V5作为74160N U13(低位)的计数输入，CLK=1 kHz。 　　(3) 由于送数端LOAD同步作用，U14(高位)和U13(低位)输入端的数据DCBA都取0000，LOAD取U14(高位)QCQA和U13(低位)QDQA的与非，即当U14(高位)QDQCQBQA=0101，U13(低位)QDQCQBQA=1001时，LOAD=0，下一个时钟脉冲上升沿到来，计数器置入并行数据0000,0000。 　　(4) 用两个带译码七段LED数码管接QDQCQBQA。由74160N构成的六十进制计数器如图8-23所示。 3) 观测输出 启动仿真开关，数码管循环显示00，01，…，59。 8.10 移位寄存器及其应用 　　例8.10 用74194N构成反馈移位型序列信号发生器。 　　1) 原理 　　74194N是4位通用移位寄存器，具有左移、右移、并行置数、保持、清除等多种功能。74194N的逻辑符号如图8-24中器件U4所示。CLR为异步清零端，且低电平有效，SR为右移串行数据输入端，SL为左移串行数据输入端，D、C、B、A为预置数据输入端，QAQBQCQD为输出端。工作方式由S1S0控制：异步清零输入端CLR=1(VCC)，当S1S0=10时，在时钟脉冲CLK上升沿作用下，实现左移位操作；当S1S0=01时，在时钟脉冲CLK上升沿作用下，实现右移位操作；当S1S0=00时，不实现移位操作，处于保持状态；当S1S0=11时，在时钟脉冲CLK上升沿作用下，实现送数操作。 　　2) 创建电路 　　(1) 在元器件库中选中74194N。 　　(2) 时钟脉冲输入取频率f=1 kHz的方波信号。 　　(3) 在元(器)件库中选中数选器74153N，用它实现反馈函数。对74153N进行如下设置：使能端EN接地；数据输入0端接1，数据输入1端接QD，数据输入2端接1，数据输入3端接0；地址1端接QA，地址0端接QC；数选器74153N输出1Y(7端)作为反馈函数送到左移串行输入端SL。 　 　　(4) ?74194N输出QAQBQCQD从上到下依次接逻辑分析仪。电路如图8-24所示。 图8-24 反馈移位型序列信号发生器 　　3) 观测输出 　　启动仿真开关，双击逻辑分析仪图标，观察输出波形，如图8-25所示。由电路输出波形可知：QA、QB、QC、QD输出的序列全按100111循环，只是初始相位不同，且QAQBQCQD依次实现左移位操作。 图8-25 输出波形 8.11 电阻网络DAC设计 　　数/模转换就是把在时间上和幅度上离散的数字量转换为连续变化的模拟量(电流或电压)，实现这一转换的电路或器件称作数/模转换器，又称D/A转换器(DAC)。 　　例8.11 用T型电阻网络设计一个DAC。 　　1) 原理 　　四位T型电阻网络D/A转换器如果Rf?=3R, Vo可表示为 　　四位倒T型R-2R电阻网络DAC中同样也只有R和2R两种阻值，其电路特点为：基准电压为-VR；Di=1时电流流向运算放大器，Di=0时电流流向地。电源所提供的电流是恒定的。如果Rf?=R由倒T型电阻网络得出，则 　　2) 创建电路 　　(1) 在元(器)件库中单击Basic(基本元器件)，再单击电阻，R1、R2、R3取1 kohm，R10、R11、R12、R13、R14、R15取2 kohm。 　　(2)? DAC输入D3、D2、D1、D0由字信号发生器产生。靠近运放U1的数据为高位(D3)接字信号发生器高位(3端)。电路如图8-26所示。 图8-26 T型电阻网络DAC 　　3) 观测输出 　　启动仿真开关，双击字信号发生器图标，设置参数，