数字电路与逻辑电路设计 第3章 组合逻辑电路.ppt

练习 作 业 灭零输入端，当输入低电平且A3A2A1A0=0000时，则本应显示的“0”不显示，输出端a~g全为低电平，正常译码时加高电平。 说明： 灭灯输入/灭零输出的双向端口。当该端口作为输入端口输入低电平时，无论其它输入端口为何种状态，输出端a~g全为低电平， 显示器熄灭； 当该端口作为输出端口时，此时若输入A3A2A1A0=0000，且为低电平时，端口输出低电平，它的作用是在多位数码显示系统中，作为消隐“0”的输入信号。 说明： 74HC48驱动共阴极数码管的接线图 74HC48的具有集电极开路输出，内部接有2KΩ的上拉电阻，可直接驱动共阴极数码管。如果显示器亮度不够，可在译码器的输出端与电源之间接入1KΩ~100KΩ的电阻。 【例6】 电路如图3-39所示，试说明每一位显示器显示数字的范围。 1~9 0~9 0~9 电路 对于LCD数码显示器，常用的集成显示译码器有CD4055、CD4511、74HC4511 驱动LCD数码显示器电路 3.4.5 数据选择器 数据选择器具有多个输入数据，在二进制代码控制下，由一个端口输出输出。根据输入数据的个数，数据选择器可分为2选1、4选1、8选1、16选1等。 2选1数据选择器 真值表 输入选通端 说明 选择输入端 数据输入端 当 ，输出端的逻辑式 2选1数据选择器电路 集成2选1数据选择器芯片有74HC157和74HC158，均包含四个2选1数据选择器，其中74HC157为原码输出，74HC158为取反输出。 4选1数据选择器 真值表 当 ，输出端的逻辑式 推广所有的数据选择器，其输出端的逻辑式可写成 选择输入的二进制代码的位数 二进制代码构成的最小项 数据输入端 4选1数据选择器电路 集成双4选1数据选择器74HC153简介 管脚图 逻辑符号 使能控制端 选择输入端端 输出端逻辑式 利用74HC153可构成8选1数据选择器 集成8选1数据选择器74HC151简介 管脚图 逻辑符号 使能控制端 选择输入端 输出端 取反输出端 输出端逻辑式 3.5 常用中规模组合逻辑电路集成器件的应用 3.5.1 利用译码器和数据选择器实现逻辑函数 由于逻辑函数可以写成最小项之和形式，而集成译码器芯片的输出为最小项取反，数据选择器输出为控制输入端最小项有关，因此可由译码器或数据选择器实现逻辑函数。对于译码器，可以实现多输出的组合逻辑函数，而数据选择器一般只能实现单个输出的逻辑函数。 集成译码器的输出端逻辑式为 数据选择器的输出端逻辑式为 【例7】试用集成3线-8线译码器74HC138和集成双4选1数据选择器实现全减器，设输入为被减数A，减数B和低位的借位为CI，输出为差D和向高位的借位Co 解： 1.由译码器实现： 实现的电路 2. 由双4选1数据选择器74HC153实现 双4选1数据选择器输出端的逻辑式 A1=A A0=B 1D0=CI，1D1=CI 1D2=CI，1D3=CI 2D0=CI，2D1=1 2D2=0，2D3=CI D Co A B 1D0=CI，1D1=CI 1D2=CI，1D3=CI 2D0=CI，2D1=1 2D2=0，2D3=CI 实现的电路 【例8】利用4选1数据选择器、8选1数据选择器、16选1数据选择器实现下面的逻辑函数 解： 1.利用双4选1数据选择器74HC153之一 Y C D 实现的电路 注意：利用4选1数据选择器实现两个以上变量逻辑函数时，要附加逻辑门。 扩展：由两片74HC85扩展成两个8位二进制数比较电路 链接：功能表 3.4.2 编码器 将若干个高电平或低电平信号用二进制代码来表示，这就叫编码，实现编码的电路就叫编码器。 编码器的分类： 编码器 ①优先权 普通编码器 优先编码器 ②进制 二进制编码器 二—十进制编码器 1． 普通编码器 普通编码器在任何时候输入只能有一个有效信号，或者为高电平，或为低电平 框图 真值表 卡诺图 输出端的逻辑式 高电平有效 低电平有效 2．优先编码器 优先编码器的输入信号允许同时有多个输入，但信号存在优先权高低之分，根据优先权高低进行编码输出 。 真值表 4线-2线优先编码器 优先权最高 优先权最低 低电平有效地4线-2线优先编码器电路 集成8线-3线优先编码器74HC148简介 管脚图 逻辑符号 输入选通端 输入端 输出端 输出扩展端 选通输出端 8线-3线优先编码器74HC148的功能表 说明： ① 输入选通端，为高电平时，禁止编码，输出端A2A1A0=111，