数字电路讲义 - 第5讲(用EDA软件设计组合逻辑电路).pdf

comparator X Y max(X , Y) mux mux mux 《数字电路》讲义 min(X , Y) 第5讲 用EDA软件设计和仿真组合逻辑电路 教学内容教学内容: 如何利用如何利用EDA设计和仿真设计和仿真/验证数字电路验证数字电路(( 系统系统)) 教学目的: 掌握现代数字电路设计方法, EDA软件及其使用 要 求: 重点掌握Xilinx公司的Foundation 3.1i设计软件的使用方法 难难 点点: 主要内容  常见的用于数字电路设计的EDA软件 Lattice的的ispLever Xilinx的Foundation和ISE Altera的Max Plus II和Quartus II Actel的Libero  Foundation 3.1i(Xilinx 的早期EDA软件) 的使用方法 如何用Schematic输入方法建立一个工程 如何仿真所设计的电路 注: 详细的设计和使用方法在课外时间专门讲解(时间另定) 数字电路设计用EDA 的发展  目前, 用于设计数字电路系统的EDA软件一般是IDE形式  主要由主要由CPLDCPLD和和FPGAFPGA器件制造商提供器件制造商提供, 包含各自专有的包含各自专有的liblib  早期的PLD器件PLA, PAL和GAL设计, 主要采用ABEL语言  PLA和PAL用于实现组合逻辑电路  GAL是一种低密度的时序PLD, 用于组合逻辑和时序逻辑电路  伴随CPLD的出现, 专用EDA软件成为主要设计工具  CPLDCPLD 包含数千门电路包含数千门电路, 几十到几百逻辑宏单元几十到几百逻辑宏单元, I/OI/O 引脚和内部连线的集成引脚和内部连线的集成 度远大于GAL  用CPLD设计数字系统包含: 设计, 综合, 优化, 仿真和编程, 必须用EDA  FPGA具有复杂的结构具有复杂的结构: IO块块, 可重构逻辑块可重构逻辑块(CLB), RAM块块, 延迟锁环延迟锁环 (DLL), 双层布线资源. 部分高性能FPGA具有乘法器, 数字信号处理器， 可以利用软IP资源实现片上系统(SOC), 其设计必须采用EDA LLattittice半导体的半导体的EDAEDA软件软件 (1) 访问访问: 支持支持LatticeLattice半导体公司的半导体公司的 SPLD, CPLD, FPGA和FPGS 等器件的EDA软件 LLattittice半导体的半导体的EDAEDA软件软件 (2) ispLever (V7.1)用于所有Lattice 的PLD器件, 有三种版本: ispLever, ispLever Pro, ispLever Starter 访问: / 访问: http://china xilinx com/ XilinxXilinx 公司的 EDA软 件件 (1) 支持Xilinx公司的SPLD, CPLD, FPGA等器件的EDA软件 Xilinx Xilinx 公司的公司的 最新版ISE 9.2i 免费用于简单设计 EDA软 免费老版ISE 件 (2) 说明: 我们学院已获得Xilinx 的大