第4章 集成触发器学习指导.docVIP

第四章 集成触发器 一、内容提要 能够存储一位二值信息的基本单元称为双稳态触发器，简称触发器。触发器是组成时序逻辑电路的基本单元。它的显著特点是具有记忆功能，一个触发器能记住1位二值信号（0或1），n个触发器组合在一起就能记忆n位二值信号。 （一）、触发器的特点 l、它有两个能自行保持的稳定状态 触发器有两个输出端，分别记作、，其状态是互补的： ＝1，＝0是一个稳定状态，称为1态；＝0，＝1是另一个稳定状态，称为0态； 其他情况如＝＝0或＝＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。 2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。 3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。 （二）、触发器的类型 1、按触发方式分，有电平触发方式、主从触发方式和边沿触发方式。 2、按逻辑功能分，有RS触发器、JK触发器、D触发器和T触发器。 （三）、各类触发器的状态方程 1、RS触发器： 2、 3、 4、 5、 由于目前实际生产的集成时钟触发器只有D型和JK型两种，如果需要使用其它逻辑功能的触发器，可以利用转换逻辑功能的方法，将D或JK触发器转换成所需功能的触发器发器。 二、重点难点 本章主要内容包括： （1）基本触发器的电路组成和工作原理。 （2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。 重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。 本章的难点主要集中在各触发器的内部结构和工作原理。 三、习题精解 知识点:基本RS触发器工作状态判断。 电路如图4.1所示。已知A、B波形，判断Q的波形应为(A) 、(B)、(C)、(D)中的哪一种。假定触发器的初始状态为0。 图4.1 解：电路是一个由“或非”门构成的基本触发器，当都为“1”时，，而当=0，=1时，则，而，所以应该是(B)波形正确。 知识点：电平触发的D触发器工作特点。 例4．2 图4.2所示为电平触发D触发器的CP信号和D输入信号，设初始状态为0，确定输出端Q的波形。 图4.2 解：在CP=1时，无论D为高电平还是低电平，Q端输出信号总是和D输入信号相同；在CP=0期间，Q端的输出信号将保持不变。综上，Q端的输出波形如图A4.2所示。 图A4.2 知识点：边沿D触发器的工作特点。 例4.3图4.3所示为上升沿触发D触发器的输入信号和时钟脉冲波形，设触发器的初始状态为0，画出输出信号Q的波形。 图4.3 解：根据边沿D触发器的功能特点可知，每个时钟脉冲CP上升沿到来之后的输出状态等于该上升沿前一瞬间D信号的状态，直到下一个时钟脉冲CP上升沿到来。由此可画出输出Q端的波形如图A4.3所示。 图A4.3 例4.4 图4.4为边沿D触发器构成的电路，设触发器的初始状态，确定及在时钟脉冲作用下的波形。 图4.4 解：由于两个D触发器的输入信号分别为另一个D触发器的输出，因此在确定它们的输出端波形时，应分段交替画出及的波形。 图A4.4 知识点：主从JK触发器工作特点。 例4.5 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形（设初始状态为0）。 图4.5 解：根据主从触发器的状态转换真值表可知，在第1个CP高电平期间，J=1，K=0，为1；在第2个CP高电平期间，J=1，K=1，翻转为0；在第3个CP高电平期间，J=0，K=0，保持不变，仍为0；在第4个CP高电平期间，J=1，K=0，为1；在第5个CP高电平期间，J=0，K=1，为0；在第6个CP高电平期间，J=0，K=0，保持不变，仍为0。最后得到输出波形如图A4.5所示。 图A4.5 知识点：主从JK触发器的一次变化问题。 例4.6 设主从JK触发器的初态为1，试画出它的波形。 图4.6 解： 根据主从JK触发器一次变化现象的描述，了解到只有在下面两种情况下会发生一次变化现象：一是触发器状态为0时，J信号的变化；二是触发器状态为1时，K信号的变化。 若在CP=1期间，J、K信号发生了变化，可按照以下方法来处理： 若原态Q=0，则由J信号决定其次态，而与K无关。此时只要CP=1期间出现过J=1，则CP下降沿时Q为1。否则Q仍为0。 若原态强，则由K信号决定其次态，而与J无关。此时只要CP=1期间出现过K=1，则CP下降沿时Q为0。否则Q仍为1。 在图4.6中，第5、6个CP脉冲的高电平期间，J、K信号发生了变化，