第12章门电路及逻辑电路.ppt

第12章 门电路及组合逻辑电路 学习目标及考核标准 12.1 基本门电路 4.三态与非门 12.1.5 集成复合门电路 12.2 组合逻辑电路的分析与设计 代数化简的缺点： 没有固定的步骤可循；需要熟练运用各种公式和定理；在化简一些较为复杂的逻辑函数时还需要一定的技巧和经验；有时很难判定化简结果是否最简。 12.3　编码器 12.3.2 二 – 十进制编码器 12.4 译码器 CT74LS139型译码器 12.4.2 二-十进制显示译码器 0 0 0 输 出 输 入 B C A 0 (I0) 1 (I1) 2 (I2) 3 (I3) 4 (I4) 5 (I5) 6 (I6) 7 (I7) 8 (I8) 9 (I9) D 0 0 0 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 8421BCD码编码表 列编码表： 四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。 写出逻辑式并化成“或非”门和“与非”门 D= I8+I9 . = I4 + I6 I5 +I7 C= I4 +I5 +I6 +I7 A = I1 +I3 +I5 +I7 +I9 . = I1+I9 I3 +I7 I5 +I7 . . = I2 + I6 I3 +I7 B= I2 +I3 +I6 +I7 画出逻辑图 1 0 0 0 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9 D C B A 法二： 十键8421码编码器的逻辑图 +5V D C B A I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 1K?×10 S0 0 1 S1 2 S2 3 S3 4 S4 5 S5 6 S6 7 S7 8 S8 9 S9 当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。 12.3.3 优先编码器 CT74LS1147 编码器功能表 I1 A I2 I3 I4 I5 I6 I7 I8 I9 B C D 1 1 1 1 1 1 1 1 1 1 1 1 1 输 入 (低电平有效) 输 出(8421反码) ? ? ? ? ? ? ? ? 0 0 1 1 0 ? ? ? ? ? ? ? 0 1 0 1 1 1 ? ? ? ? ? ? 0 1 1 1 0 0 0 ? ? ? ? ? 0 1 1 1 1 0 0 1 ? ? ? ? 0 1 1 1 1 1 0 1 0 ? ? ? 0 1 1 1 1 1 1 0 1 1 ? ? 0 1 1 1 1 1 1 1 1 0 0 ? 0 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 例:CT74LS1147集成优先编码器(10线-4线) CT1147引脚图 低电平 有效 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CT74LS1147 由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。 利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。 化简方法 公式法 卡诺图法 2.逻辑函数的化简 例： 化简 （1）并项法 例： 化简 将两项合并为一项， 消去一个变量。 化简 例： （2）吸收法 吸收 例： 化简 例： 化简