AlteraCycloneIIFPGA的几种代码配置.docVIP

Altera Cyclone II FPGA的几种代码配置1、根据FPGA在配置电路中的角色，配置数据可以使用3种方式载入到目标器件中： (1) FPGA主动方式：由FPGA来主动输出控制和同步信号给FPGA的串行配置芯片(EPCS系列)，配置芯片收到命令后，把配置数据发给FPGA，完成配 置过程；在AS模式下，FPGA必须与AS串行配置芯片配合使用，它与FPGA的接口为四跟信号线，分别为:串行时钟输入(DCLK),AS控制信号输入 (ASDI)，片选信号(nCS),串行数据输出(DATA)。 (2) FPGA被动方式：被动模式下，由系统的其他设备发起并控制配置过程，这些设备可以是配置芯片(EPC系列)，或者单板的微处理器、CPLD等。FPGA 在配置过程中完全处于被动地位，只是输出一些状态信号来配合配置过程；在PS模式下，需要配置时钟(DCLK)，配置数据(DATA0)，配置命令 (nCONFIG)，状态信号(nSTATUS)，配置完成指示(CONF_DONE)这四个信号来完成配置过程。 (3) JTAG模式：使用JTAG进行配置可以使用Altera的下载电缆，或者通过智能主机模拟JTAG的时序来进行配置；JTAG接口由四个必须的信号TDI、TDO、TMS和TCK，以及一个可选的TRST构成。 2、若使用ByteBlasterII下载电缆，支持的配置方式有以下3种： AS方式：对AS配置芯片(ECPS系列)进行编程； PS方式：可以对FPGA进行配置； JTAG方式：可以对FPGA、CPLD以及Altera配置芯片(EPC系列)编程。? 3、AS及PS模式下的注意事项 PS模式:如果你用电缆线配置板上的FPGA芯片,而这个FPGA芯片已经有配置芯片在板上,那你就必须隔离缆线 与配置芯片的信号一般平时调试时不会把配置芯片焊上的,这时候用缆线下载程序.只有在调试完成以后,才把程序烧在配置芯片中,然后将芯片焊上.或者配置芯 片就是可以方便取下焊上的那种.这样出了问题还可以方便地调 试.????????????????????????????????????????????????????????????????????????? AS模式下: 用过一块板子用的AS下载，配置芯片一直是焊在板子上的，原来AS方式在用线缆对配置芯片进行下载的时候，会自动禁止对FPGA的配置，而PS方式需要电路上隔离。??????????? 4、一般在做FPGA实验板,(如cyclone系列)的时候,用AS+JTAG方式,这样可以用JTAG方式调试,而最后程序已经调试无误了后,再用AS模式把程序烧到配置芯片里去,而且这样有一个明显的优点,就是在AS模式不能下载的时候,可以利用Quartus自带的工具生成JTAG模式下可以利用的jic文件来验证配置芯片是否已经损坏。信号名 I/O 说明 DATA0 输入 配置数据 DCLK 输入 配置时钟 nCONFIG 输入 器件复位脚（该信号的上升沿使配置开始） nSTATUS 输出 状态位（如果该信号线为低，表明在配置过程中出现错误，需重新配置） CONF_DONE 输出 状态位（在配置完成后，该信号为高） 具体5个引脚的功能如下： （1） DATA0：输入；单片机串行的配置数据输入口。 （2）?????? DCLK：输入；为外部数据源提供时钟。 （3）?????? nCONFIG：输入；配置控制输入。低电平使ACEX1K器件复位，在由低到高的跳变过程中启动配置。 （4）nSTATUS：双向漏极开路（需接上拉电阻）；上电后，ACEX1K立即驱动该引脚到低 电平，然后在100ms内释放掉它。nSTATUS必须经过1K电阻上拉到VCC，如果配置中发生错误，ACEX1K将其拉低。 （5） CONF_DONE：双向漏极开路（需接上拉电阻）；状态输出。在配置期间，ACEX1K将其驱动为低电平。所有配置数据无误差接收后，由于有上拉电阻，所以将其变为高电平，表示配置成功。CONF_DONE必须经过1K电阻上拉到VCC。 其中在配置中还有另外几个引脚需要注意： （1）?????? nCE：输入；ACEX1K器件使能输入；nCE为低电平时使能配置过程，为单片配置时，nCE必须始终为低。 （2）?????? nCEO：输出（专用于多片器件）；ACEX1K配置完成后，输出为低电平。在多片级联配置时，驱动下一片的nCE端，从而实现多片FPGA的配置。 在AS模式下 如果出现如下错误 Error: Cant recognize silicon ID for device 1 1。确认你的QII中选择的配置芯片是否和电路板中的芯片一致 2。检查你的下载线是否损坏，据说下载线长不应该超过30CM 但是我自己做的大概有50CM也可以