ATS简介及其最小系统.docVIP

AT89S52 AT89S52——低功耗高性能CMOS 8位单片机，片内8k Bytes ISP(In-system programmable)的可反复擦写1000次的只读程序存储器，器件采用ATMEL公司高密度、非易失性存储技术制造，兼容标准 MCS-51指令系统及80C51引脚结构 AT89S52之特点：40个引脚，8k Bytes Flash片内程序存储器，256 bytes 的随机存取数据存储器（RAM），32个外部双向输入/输出（I/O）口，5个中断优先级2层中断嵌套中断，2个16位可编程定时计数器,2个全双工串行通信口，看门狗（WDT）电路，片内时钟振荡器。 P0口——8位漏极开路之双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。访问外部程序和数据存储器时，P0口亦被作为低8位地址/数据复用。在这种模式下，P0不具有内部上拉电阻。在FLASH编程时，P0口亦用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需外部上拉电阻。 P1口——有内部上拉电阻的8位双向I/O 口，p1 输出缓冲器能驱动4 个 TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可作输入口用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可作输入口用。作输入用时，被外部拉低的引脚因内部电阻，将输出电流（IIL）。此外，P1.0及P1.2分别作定时器/计数器2之外部计数输入（P1.0/T2）及时器/计数器2之触发输入（P1.1/T2EX），详见表1所示。在flash编程及校验时，P1口接收低8位地址字节。 表1： 引脚号 第二功能 P1.0 T2（定时器/计数器T2的外部计数输入），时钟输出 P1.1 T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制） P1.5 MOSI（在系统编程用） P1.6 MISO（在系统编程用） P1.7 SCK（在系统编程用） P2口——有内部上拉电阻的8 位双向I/O口，P2输出缓冲器能驱动4个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可作输入口。作输入用时，被外部拉低的引脚因内部电阻，将输出电流（IIL）。 在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX @DPTR） 时，P2口送出高八位地址。在这种应用中，P2口用很强的内部上拉发送1。在用8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2锁存器之内容。在FLASH编程及校验时，P2口亦接收高8位地址字节及一些控制信号。 P3口——有内部上拉电阻的8位双向I/O口，p3输出缓冲器能驱动4个TTL 逻辑电平。对P3端口写“1”时，内部上拉电阻把端口拉高，此时可用作输入口。作输入用时，被外部拉低的引脚因内部电阻之原因，将输出电流（IIL）。P3口亦作为AT89S52特殊功能（第二功能）用，如表2所示。在FLASH编程及校验时，P3口亦接收些控制信号。此外，P3口亦接收些用于FLASH闪存编程及程序校验的控制信号。 表2 端口引脚 第二功能 P3.0 RXD(串行输入口) P3.1 TXD(串行输出口) P3.2 INTO(外中断0) P3.3 INT1(外中断1) P3.4 TO(定时/计数器0) P3.5 T1(定时/计数器1) P3.6 WR(外部数据存储器写选通) P3.7 RD(外部数据存储器读选通) RST——复位输入。振荡器工作时，RST引脚有两个机器周期以上高电平将是单片机复位。 ALE/PROG——访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般，ALE仍以时钟振荡频率的1/6输出固定之脉冲信号，故它可对外输出时钟或用于定时目的。需注意：每当访问外部数据存储器时将跳过一个ALE脉冲。对FLASH存储器编程期间，该引脚亦用于输入编程脉冲（PROG）。若必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条MOVX及MOVC指令方能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。 PSEN——程序储存允许（PSEN）输出是外部程序存储器之读选通信号，AT89S52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。 EA/VPP——外部访问允许，要CPU仅