DRAM学习报告-NEW.docVIP

1 DRAM简介 动态存储器DRAM（Dynamic Random Access Memory）利用MOS电容来保存信息，使用时不断给电容充电才能使信息保持。与静态存储器SRAM相比，DRAM的优点是：集成度高，功耗小，价格低，主要用于大容量存储器；DRAM的缺点是：速度慢，需要刷新的控制电路。 DRAM分为普通DRAM和SDRAM。本文介绍的HM5118165B系列是属于普通DRAM中的EDO DRAM。 它用EDO页面模式作为高速存取模式。 本节先介绍普通DRAM的原理和时序关系。 1.1 DRAM结构 为了减少封装引脚数，地址分两批送至存储器。先送行地址，后送列地址。DRAM的结构如下图所示。 1.2 DRAM工作方式 DRAM有读、写、读－改写、页面和刷新等工作方式。其中RAS#，CAS#与地址Addr的关系必须满足下面的条件，示意图如下。 1．CAS#的下沿必须滞后于RAS#的下沿； 2．RAS#、CAS#的正负电平宽度分别应大于规定值； 3．行地址对RAS#和列地址对CAS#均应有足够的地址建立时间和保持时间。 1.2.1 读工作方式 1．tCRD是RAS#的一个读周期时间； 2．读命令（WE#）的建立时间和保持时间是相对于CAS#的； 3．有两个读出时间：相对于RAS#下沿和CAS#下沿。 1.2.2 写工作方式 1．tCWR是RAS#的一个写周期时间； 2．写工作方式的特点是WE#的下沿早于CAS#下沿到来，这是由于写入数据由写时钟来锁存，而写时钟又是列时钟和WE#＝0共同作用产生的； 3．WE#＝0以及DIN的建立时间和保持时间都是相对于CAS#的下沿而言的； 4．WE#的负电平应有足够的宽度。 1.2.3 读－改写工作方式 1．tCRMW是RAS#的一个读改写周期时间； 2．写工作方式的特点是WE#的下沿一定是在CAS#＝0期间进行的，因此DIN的建立时间和保持时间都是相对于WE#的下沿而言的； 3．WE#＝0以及DIN的建立时间和保持时间都是相对于CAS#的下沿而言的。 1.2.4 页面工作方式 1．地址分批输入的DRAM特有的工作方式； 2．RAS#的负跳变到来后，行地址锁存，然后保持RAS#＝0。只要在RAS#＝0期间不断变化列地址和CAS#，便可在行地址不变的情况下对某一行的所有单元进行读/写； 3．有页面读，页面写，页面读改写等。 1.2.5 刷新工作方式 DRAM采用“读出”方式进行刷新。但是存储器的访问地址是随机的，不能保证所有的存储单元在一定时间内都可以通过正常的读写操作进行刷新，因此需要专门予以考虑。在刷新过程中，只改变行地址，每次刷新一行，依次对存储器的每一行进行读出，就可完成对整个DRAM的刷新。 DRAM的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、和刷新控制逻辑等。这些都集中在DRAM控制器中。 2 HM5118165B系列DRAM HM5118165B系列是日立公司出品的1M×16Bit的EDO DRAM。采用先进CMOS技术实现高性能和低功耗，用EDO页面模式作为高速存取模式。 作为前面介绍的普通DRAM中的一类，HM5118165B具有一些特点。 对CAS#信号分为对数据线高8位（UCAS#）、低8位（LCAS#）的控制； 对输出数据有OE#（output enable）信号来控制是否输出； 刷新周期长：16ms/1024行（L-version：128ms/1024行）； 四种不同的刷新模式。 2.1 管脚定义 管脚功能描述如下表所示： Pin Name Function A0 ～ A9 地址输入： *行/刷新地址：A0~A9 *列地址：A0~A9 IO0 ～ IO9 数据输出 RAS# 行地址选择 UCAS#，LCAS# 列地址选择 WE# 读写使能 OE# 输出使能 Vcc 电源 Vss 地线 2.2 工作方式真值表 其中，根据twcs是否大于0，写（write）工作方式分为：early write和delayed write两种。 2.3 时序图 本节见“Datasheet”。 2.3.1 读工作方式（Read） 2.3.2 写工作方式（Write） 2.3.3 读－改写工作方式（Read-Modify-Write） 2.3.4 页面工作方式（EDO Page） 2.3.5 刷新工作方式（Refresh） 3 DRAM控制器的设计 DRAM控制器是为了控制DRAM芯片而设计的。一般DRAM控制器的逻辑图如下所示，可分为两部分：上面为地址处理部分，下面为时序处理部分。 3.1 地址处理 地址处理部分接收从地址总线送来的地址，经锁存器后形成行地址和列地址分时输出到DRAM芯片。另外为了考虑刷新，刷新计数器产生刷新用的行地址。 地址