数字音频相位表论文报告.docVIP

简易数字音频相位表 实 验 报 告 指导老师： 学生姓名： 学号： 时间：2011年4月24日 摘要 本系统以FPGA为核心，运用VHDL语言，辅以必要的模拟电路，构成了一个基于具有处理能力的FPGA的简易数字式相位测量仪。该系统由输入偶合及限幅保护电路，放大整形电路，鉴相电路，分压调节电路，数字电压表组成。在本项目中，将设计并实现一个简易的数字音频相位表，经过实验测试，以上功能均可以准确实现。 具体要求如下：在现代测试技术中，对于各种类型的被测量大都是直接或通过各种传感器 及电路转换为与被测量相关的电压、电流、时间、频率等电学基本参量后进行 检测和处理的，这样即能提高测量的精度，又便于对被测量的检测、处理、记 录和控制。 相位是描述交流信号的三要素之一。相位差的测量是研究信号、网络特性 的不可缺少的重要方面。相位表就是测量两个同频正弦电量之间相位差的仪器， 是在工业及科研领域中常用的一般测量仪器。 在本项目中，将设计并实现一个简易的数字音频相位表，具体要求如下： 供电电源电压：稳定的直流+5V 工作频率范围：20Hz～20kHz 输入电压范围：200mVpp～200Vpp 通道输入电阻：不小于 100kΩ 相位测量范围：360°相位测量误差：不大于 3° 测量结果数字显示，显示分辨率 1° 下图显示了该相位表前面板的基本排布构想。 一、任务原理分析 一、任务与原理分析 根据任务要求，我们设计的数字相位表是要测量两个同频率信号之差，假设这两个信号皆为正弦信号： 我们用的方法是：把相位差转换为电压来测量 首先，应该对被测信号 u A(t) 与 u B (t) 进行放大与整形，这样我们得到了两个方波信号 u A(t) 与 u B(t) 如上图所示，然后，采用一种叫做鉴相器的电路对放大整形后的信号 u A(t) 与 u B(t) 进行鉴相，假设 u A(t) 与 u B(t) 经过鉴相，鉴相器的输出信号为 u C (t) 其波形上图所示。 根据图 3 可以看出， u A(t) 与 u B (t) 的相位差为：假设信号 u C (t) 的高电平为U m ，低电平为 0，注意到 u C (t) 的平均值电压 为： 那么， u A(t) 与 u B (t) 的相位差即为由此可以看出，只要测得 u C (t) 的平均值电压，实际上就测得了信号 u A(t) 与信号 u B (t) 之间的相位差，这就是把相位差转换为电压来测量的原理。根据设计要求，以及把相位差转换为电压来测量的原理，基于数字电压表的简易数字音频相位表应该包含以下组成部分： 可以把正弦波转换成高低电平方波的电路 输入偶合及限幅保护电路 放大和整形电路 鉴相器电路 分压调节电路 系统原理框图如下：基FPGA 的简易数字音频相位表 数字部分的电路设计可以用 FPGA 实现，如下图所示基于 FPGA 的相位表用硬件数字电路直接求得鉴相器输出信号在某段时间的平均值来测量相位差，其电路应该下面这些组成部分 鉴相器：对两路方波输入信号进行采样并鉴相，产生u C[n] 累加计数器： 对u C[n]进行累加与 1/k平均 由模 k 计数器 1、十进制 BCD 码计数器组成 模 k 计数器 1：每计 k 个数产生一个进位，实现 1/k 计算 3十进制 BCD 码计数器：对模 k 计数器产生的进位进行计数 控制电路: 由模 k 计数器 2、模 4096 计数器、控制信号译码电路组成，产生控制信号 控制信号 EN(0 到 3600k-1)，控制累加计数器的启停 控制信号 LD(3840k)，控制锁存与显示译码电路对计数结果进行保存和译码 控制信号 Rst(3968k)，在开始下一次测量前对累加计数器进行清零 寄存与显示译码电路 对十进制 BCD 数进行 7 段显示译码 保存结果，使显示稳定 系统原理框图如下： 在每个时钟，对放大整形后的输入信号采样一次，即：在每个时钟，输入为高电平时采样值为 1，输入为低电平时采样值为 0，这样就得到了输 入信号 u A(t) 与 u B(t) 的样本u A[n]和u B[n]. 1) 鉴相： 鉴相器输出为u C[n]，其功能可以这样实现：当u B[n-1]为 0 而u B[n]为 1 时（相当于信号u B的正边沿）将u C[n+1]置为 0，否则当u A[n-1]为 0 而u A[n] 为 1 时（相当于信号u A的正边沿）将u C[n+1]置为 1。 ) 控制器： 控制器由一个模 k 计数器、一个模 4096 的计数器和一个译码器组成模 k 计数器对时钟脉冲计数，每计 k 时钟产生一个进位；模 4096 的计数器 对模 k 计数器的进位输出计数；译