DSP课后习题与思考题.docVIP

第一章习题与思考题 一、填空： Instruction Cycle(指令周期)是执行一条指令所需的时间，指令周期的单位是(nS纳秒)。所以DSP单周期指令的周期也是(时钟周期)。 选择DSP芯片所需考虑的因素有(DSP芯片性能)、（片内硬件资源）、(价格)、(DSP芯片的开发工具)等。 TMS320LF2407A控制器是专门为基于(控制)的应用而设计的。其运算速度最大可为(40MIPS)，最小指令周期为(25nS)。 TMS320LF2407ADSP控制器有强大的外设功能，包括(时间管理器EVA，EVB)、(控制器局域网CAN)、(串行接口SPI，SCI)、(模/数转换器ADC)、(看门狗定时器)。 TMS320LF2407ADSP芯片有RAM：(DARAM)、(SARAM)，是(16)位。 二、思考题： 1. 根据TI公司对DSP命名的方法。解释给出芯片型号的各个字段的意义。 TMS 320 LF 2407APGE 2. 为何将TMS320x2000系列的DSP也称作DSP数字信号控制器或DSP单片机。 3. 与TMS320x240x系列器件相比，TMS320x240xA器件增加了那些新特点。 运行速度加快30MHz——40MHz 片上Flash/Rom中的代码可以加密； PDPINTX、CAPn、XINTn、和ADCSOC管脚有输入保护电路； PDPINTx管脚的状态反映在COMCONx寄存器中。 第二章习题与思考题 一、填空： TMS320LF240xA系列DSP控制器采用了改进的(哈佛结构)总线，具有分离的(程序总线)和(数据总线)，使用(四)级流水线作业。 TMS320LF240xA系列DSP控制器具有两套相互独立的(程序操作总线)和(数据操作总线)，共有6套16位的内部总线构成，分别为(程序读总线PRDB、程序地址总线PAB、数据读总线DRDB、数据写总线DWDB、数据读地址总线DRAB、数据写地址总线DWAB)。 指令流水线由发生指令执行周期内的一系列总线操作序列组成，其特点是将指令的执行过程分为4个阶段，即(取指令阶段)、(指令译码阶段)、(取操作数阶段)、(指令执行阶段)。 中央算术逻辑部分主要包括：()、(累加器ACC)、(输出定标移位器)。 累加器的操作与5个位于状态寄存器ST0，ST1的位有关，分别为(进位位C)、(溢出方式位OVM)、(溢出标志位OV)、(测试/控制标志位TC)和(符号扩展方式位SXM)。 乘法器单元包括(16位×16位硬件乘法器)、(临时寄存器TREG)、(乘积寄存器PREG)和(乘积定标移位器)。 外围设备通过(外部总线PBUS接口)连接到内部存储器接口。 TMS320LF240xA系列DSP控制器的CPU中包括一个ARAU(辅助寄存器单元)。ARAU主要为CPU提供(间接寻址能力)，8个16位的辅助寄存器(AR0~AR7)可以访问(64K数据存储器)的任一单元。 任何无效的地址将会导致(非屏蔽中断NMI)事件的发生。 中断按触发形式可分为两类，即(软件中断)和(硬件中断)。(软件中断)由(INTR)、(NMI)或(TRAP)指令请求；(硬件中断)由(内部中断)和(外部中断)组成，(内部中断)由(片内外设信号)触发；(外部中断)由(外部中断引脚上的信号)触发。 从CPU对中断进行管理的角度出发，中断可分为(可屏蔽中断)和(不可屏蔽中断)。 第三章习题与思考题 一、填空： TMS320LF2407ADSP控制器的存储器包括(DARAM、SARAM)和(闪速存储器 Flash)。 TMS320LF2407ADSP控制器具有16位地址总线，可以独立访问如下三种空间(64千字)的程序空间，(64千字)的数据空间，(64千字)的I/O空间。 TMS320LF2407A DSP控制器的存储器DARAM有(544)字，分为三块，即(B0、B1、B2)，但仅有(B0)块可根据的CNF位设置的不同，即可被映射到程序存储空间，也可被映射到数据存储空间。 TMS320LF2407A DSP控制器的SARAM即可用作(程序存储器)又可被用作(数据存储器)。 含有片内闪速存储器的器件中Flash是被映射到(程序存储空间)。对于2407A来说，( )引脚的状态决定Flash是片内存储器被访问还是片外存储器被访问。 程序存储器用于存放(程序代码)、(数据)、(表信息和常量)等。 TMS320LF2407A DSP控制器的程序存储器范围最大为(64K字)，包括(片内DARAM)的(B0)块，(SARAM)和(Flash)。 TMS320LF2407A DSP控制器的数据存储器范围最大为(64K字)，其中(32K字0000h~7FFFh)是内部存储器，包括(SARAM)，(DARAM)以及(存储器