位加法器.docVIP

重 庆 交 通 大 学 学 生 实 验 报 告 实验课程名称 EDA技术 实 验 名 称 用原理图输入法设计4位加法器 开课实验室 现代电子实验室 学 院 信息 年级 08 专业 1 班 学 生 姓 名 张学强 学 号 开 课 时 间 2010 至 2011 学年第 一 学期 总 成 绩 教师签名 实验名称： 用原理图输入法设计4位加法器 实验项目性质：验证性 所属课程名称：EDA技术 计划学时：2 评分标准（以下由老师填写）： 规范性 A B C D 合理及认真度 A B C D 正确性 A B C D 重复性（是否抄袭） A B C D 一、实验目的 熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路,掌握层次化设计的方法，并通过一个四位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路合计的详细流程。 二、实验内容 1．实验原理：一个4位全加器可以由4个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相临的高位加法器的最低位输入信号相连（串行进位加法器）。 2．实验步骤： 建立一个更高层的原理图设计，利用实验一获得的1位全加器构成4位全加器，建图2.1。注意总线连接方式必须对连线命名，方法是单击要命名的连线，出现光标后直接输入连线的名字，如总线a[3..0]，或单线a0。并完成编译、综合、适配、仿真和硬件测试。建议选择电路模式1（见附录二）；键1输入四位加数；可以由键8来控制最低位的进位；发光管D4~D1显示加和；D8显示进位cout。 图2.1 三、试验结果记录及分析 波形分析：仿真的结果如下图所示，分别验证了3+1,10+11,1+0等，根据波形分析可知实验结果与理论完全一致。 四、思考 本次实验是在实验一加深和深化让我们更了解了本程序和设计思路，充分说明了EDA实验设计的每一个环节都要加倍仔细不然每一个疏忽都会导致结果的错误，每做完一个底层都要仿真确保正确后才能进行之后的设计，要注意实验箱有可能的错误及时调换试验箱。