数字技术复习提纲.docVIP

数字电子技术复习提纲 基本概念 1 数制、码制的概念。2 逻辑代数的表示方法及运算法则和运算规律。 3 最大项、最小项的含义和特征。4 标准与或式、或与式的含义。 5 基本的逻辑门的符号、关系表达式；TTL逻辑门的功能（OC门、三态门）及其参数；CMOS门的功能及其参数。 6 逻辑函数的表示方法；逻辑电路的种类及特征。 7 组合逻辑电路的特点；典型的逻辑门电路的种类、功能及应用。 8 触发器的功能分类，特性方程，功能表，状态转换图。 9 时序逻辑电路的分析方法和设计的一般步骤；典型的逻辑门电路的种类、功能及应用。 10时序逻辑电路置零的方式。11 单稳触发器、施密特触发器的特点及应用、多谐振荡器的特点。 12 A/D、D/A转换的功能。 基本分析 1 B、O、D、H不同数制之间的转换，数制与码制之间的转换。 反演定律的运算规则；对偶3 逻辑代数的化简（代数法和卡诺图法）。各类触发器之间的功能转换。 典型组合逻辑电路实现逻辑函数的方法。 计数器的功能，功能扩展及模数分析。时序逻辑电路的分析。组合逻辑电路的设计。 逻辑电路的电路图的连接。B=（ ）D=（ ）H=（ ）8421BCD 2、逻辑函数的三种基本运算是： 运算， 运算， 运算。 3、TTL门电路74LS系列参数为：， , ，入低电平躁声容限为： ；输入高电平躁声容限为： 。 4、二进制加法计数器从0计到十进制数14需要 个触发器 8个触发器组成的二进制计数器有 个状态，可记录脉冲 的个数是 。 5、集成计数器74LS163清零需要时钟脉冲，这种清零方式称 清零；集成计数器74LS161清零不需要时钟脉冲，这种清零 方式称 清零。 6、施密特触发器输出由低电平转换到高电平和由高电平转换到低电 平所需输入触发电平不同，其差值称为 电压，该差值电 压越大，电路的抗干扰能力越 。 二、用卡诺图化简下列逻辑函数： 1、\ 2、 ，已知约束条件 三、写出下列门电路输出逻辑值或表达式。 1、各门均为TTL门电路（,） 2、各门均为CMOS门电路 四、图示为由4个全加器组成的逻辑电路 1、列出全加器的真值表，指出组成的逻辑电路名称 2、当，，时 五、试用中规模集成器件和门电路实现逻辑函数 1、用3—8线译码器74LS138实现，画出连线图。 2、用8选1数据选择器74LS151实现画出连线图 六、在中规模集成移位寄存器74LS194中，若要寄存1101数码时，试分别画出在CP脉冲作用下的下面几种情况的时序图。（设寄存器初始状态为0） 数码从DSR端串行输入 数码从D3D2D1D0端并行输入 七、用74LS161构成计数器如下图所示，请分析M=1和M=0时分别为几进制计数器，并分别画出状态转换图。 数字电子技术模拟试题（二） 一、填空题 1、B=（ ）D=（ ）H=（ ）8421BCD 2、逻辑代数的反演定律是： ， ， 3、CMOS门电路CC4000系列参数为：，，。则输入低电平躁声容限为： ；输入高电平躁声容限为： 。 4、十进制加法计数器由 个触发器组成，有 个状态，可记录脉冲的个数是 。 5、4位移位寄存器，经过 个CP脉冲之后，4位数码恰好全 部串行移入寄存器，再经过 个CP脉冲可得串行输出。 6、单稳态触发器有 个稳定状态，施密特触发器有 个稳定状态。 二、化简下列逻辑函数 1、 2、 ,已知约束条件 三、写出下列门电路输出逻辑值或表达式。 1、各门均为TTL门电路（,） 2、各门均为CMOS门电路 四、下图为多数表决电路， 1、写出表达式列出真值表。 2、说明电路逻辑功能。 五、试用中规模集成器件3—8线译码器74LS138和门电路实现逻辑函数，画出连线图。 六、中规模集成器件8选1数据选择器74LS151实现画出连线图 七、设各触发器初始状态均为0，试画出在CP信号作用下，各触发器输出端的波形。 数字电子技术模拟试题（三） 一、填 空： 1． = ( = ( = ( = ( = ( = ( ) 2．对于JK触发器的两个输