第2章_PLD硬件特性与应用.ppt

2.1 可编程逻辑器件概述 任何组合逻辑都可化成“与-或”表达式； 任何时序电路都可由组合电路加上存储元件组成； 由此人们提出了一种可编程逻辑电路结构，即乘积项可编程结构 2.1 可编程逻辑器件概述 2.1.2 可编程逻辑器件分类 1 按集成度分 2.1.2 可编程逻辑器件分类 2 按结构分 1）PLD 与或阵列结构 2）FPGA（Field Programmable Gate Array） 门阵列 2.1.2 可编程逻辑器件分类 3 按工艺分 1）熔丝或反熔丝编程器件，PROM器件 2）UEPROM编程器件，紫外线擦除/电气编程器件 3）EEPROM编程器件，电擦写编程器件 4）SRAM器件 2.2 简单PLD原理 2.2.1 电路符号表示 2.2.1 电路符号表示 2.2.2 PROM原理 2.2.2 PROM原理 2.2.3 PLA原理 2.2.4 PAL原理 2.2.5 GAL原理 2.3 CPLD/FPGA工作原理 2.3.1 CPLD工作原理 CPLD：Complex Programmable Logic Device 内部互连结构由固定长度的连线资源组成，布线的延迟确定，属确定型结构。逻辑单元主要由“与或阵列”构成。 以MAX3000A为例 每16个宏单元组成一个逻辑阵列块 2.3.1 CPLD工作原理 2.3.2 FPGA工作原理 FPGA：Field Programmable Gate Array 内部互连结构由多种长度不同的连线资源组成，每次布线的延迟可不同，属统计型结构。逻辑单元主体为由静态存储器（SRAM）构成的函数发生器，即查找表。通过查找表可实现逻辑函数功能。 2.3.2 FPGA工作原理 LUT：LUT本质上就是一个RAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电路的所有可能结果，并把结果事先写入RAM，这样每输入一个信号进行逻辑运算，就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可 2.3.2 FPGA工作原理 FPGA查表单元 2.3.2 FPGA工作原理 FPGA内基本LE 2.3.3 FPGA/CPLD FPGA:触发器资源丰富—适用时序逻辑 2.4 产品介绍 三家主流公司产品： Altera、Xilinx：数千门 ~ 数百万门 Lattice：数万门以下 2.4 产品介绍 Lattice公司的CPLD器件系列 2.4 产品介绍 Xilinx公司的FPGA和CPLD器件系列 2.4 产品介绍 Altera公司的FPGA和CPLD器件系列 2.4 产品介绍 Actel公司的FPGA器件 2.4 产品介绍 ALTERA FPGA 常用配置芯片 2.5 编程与配置 大规模可编程逻辑器件的编程工艺有三种 （1）基于电可擦除存储单元的EEPROM或Flash技术。 （2）基于SRAM查找表的编程单元。 （3）基于反熔丝编程单元。 2.5 编程与配置 主要配置方式有三种 1）JTAG方式 2）主动配置方式AS 3）被动配置方式PS 2.5 编程与配置 1）JTAG配置方式 是由JTAG命令来配置CPLD/FPGA器件的方式。JTAG接口是IEEE 1149.1边界扫描测试的标准接口，主要用于芯片测试等功能 2.5 编程与配置 JTAG方式是由JTAG命令来配置CPLD/FPGA器件的方式。主要用于芯片测试等功能 2.5 编程与配置 2.5 编程与配置 2）主动配置方式（AS） 由器件引导配置操作过程，它控制着外部存储器和初始化过程 由FPGA控制配置过程 2.5 编程与配置 3）被动配置方式（PS） 由系统中的其它设备发起并控制配置过程。这些设备可以是Altera的配置芯片，或者是单板上的智能设备 FPGA器件在配置过程中完全是被动的，它仅输出一些状态信号来配合配置过程。 2.5 编程与配置 2.5 编程与配置 ALTERA 的 ByteBlaster（MV）下载接口 2.5 编程与配置 2.5 编程与配置 配置芯片 当FPGA器件正常工作时，其配置数据存储在SRAM中，而SRAM有易失性，故每次加电配置数据都必须重新载入。Altera为设计者提供了一系列的配置器件来存储配置数据。 2.5 编程与配置 FPGA专用配置器件 此接口既可作编 程下载口，也可作 JTAG接口 接口各引脚信号名称 主系统通用 10针标准 配置/下载接口 目标板10针标准 配置接口 PIN1 OTP配置器件插座 * * 第2章 PLD硬件特性及应用 基本PLD的原理图 PLD按集成度分类 图2-2PLD的互补缓冲器 图2-3 PLD的互补输入 图2-4 PLD中与阵列表示