第七章 可编程逻辑器件的工作原理及应用.ppt

2．CPLD的isp方式编程 ispLSI器件的编程采用E2CMOS元件来存储数据，编程时通过行地址和数据位对E2CMOS元件寻址。编程的寻址和移位操作由地址移位寄存器和数据移位寄存器完成。两种寄存器都按FlFO（先入先出）的方式工作。 由于器件是插在目标系统中或线路板上进行编程，因此在系统编程的关键是编程时如何使芯片与外部脱离。 CPLD isp --IN-SYSTEM-PROGRAMMERBALE LATTICE 的isp下载方式 ISP接口 编程时连线 器件编程时需要五根信号线用来传递编程信息： 1）ispEN：编程使能信号。当=1时，器件为正常工作状态；当=0时，器件所有的I/0端被置成高阻状态，因而切断了芯片与外电路的联系。 2）SDO：为数据输出线。 3）SLCK：为串行时钟线。 4）SDI：向串行移位寄存器提供编程数据和其它命令。 5）MODE：为编程状态机的控制线，SDI与MODE一起为编程状态机的控制线。 ISP状态机共有三个状态： 闲置态（IDLE）、移位态（SHIFT）和执行态（EXECUTE），三种状态转移图如下图所示。 ISP功能提高设计和应用的灵活性 减少对器件的触摸和损伤 不计较器件的封装形式 允许一般的存储 样机制造方便 支持生产和测试流程中的修改 允许现场硬件升级 迅速方便地提升功能 未编程前先焊接安装 系统内编程--ISP 在系统现场重编程修改 FPGA的3种常用的 标准下载配置模式 1、Passive Serial Mode 3、JTAG Mode 2、Active Serial Mode 三、FPGA的配置方案 FPGA是基于SRAM工艺的，掉电后信息全部丢失需加配置芯片来存储信息。 主动配置方式（AS）：由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程； 被动方式(PS): 是由外部计算机或控制器控制配置过程。 FPGA在正常工作时，它的配置数据存储在SRAM中。由于SRAM的易失性，每次加电时，配置数据都必须重新下载。在实验系统中，通常采用外部计算机或控制器进行调试，因此可以使用被动配置方式。 但是当数字系统设计完毕需要正式投入使用时，在应用现场不可能在FPGA每次加电后，用一台PC手动地进行配置。因此上电后，系统自动加载配置对于FPGA来说是必须的，这时FPGA将主动从外围专用存储芯片中获得配置数据。 FPGA配置 JTAG配置端口 FPGA PS配置端口 PC机 配置适配电路 配置器件 或配置电路 AS配置端口 专用FLASH 配置器件 使用PC并行口配置FPGA PS模式配置时序 多FPGA芯片配置电路 FLEX、ACEX、APEX等系列 FPGA器件配置连线图 注意： 1、不要忘了将多片配 置 控制信号nCE 引 脚接地！ 2、作为PS配置模式， 不要忘了将配置模式 控制信号脚MSEL1和 MSEL0都接地！ FLEX、ACEX、APEX系列FPGA 配置电路 FPGA Passive Serial Configuration 被动串行配置模式 10针标准 配置/下载接口 通过配置电路后 与PC机的并行 接口相接 对FPGA配置 方案1:PS端口直接配置 FPGA使用EPC配置器件的配置时序 用专用配置器件配置FPGA FPGA的配置电路原理图 OTP配置器件： EPC1441、EPC1、EPC1213等 方案2:PS端口OTP专用器件配置 缺点： 1、芯片价格高。 2、只能一次编程。 3、可配置的FPGA规模小，不能用于SOPC系统配置。 4、无法用于实时多任务重配置 用专用配置器件配置FPGA EPC2配置FPGA的电路原理图 EPC2可以多次重复编 程，且是isp方式编程 外部上拉电阻 1K X 5 DCLK nCS nINIT_CONF OE DATA PC机 FPGA EPC2配置芯片 配置电路 和JTAG编 程端口 DCLK CONF_DONE nCONFIG nSTATUS DATA0 TCK TMS TDO TDI TCK TMS TDO TDI 配置 编程 利用FLASH结构的EPC2为FPGA作配置 方案3:PS端口E平方专用器件配置 缺点： 1、芯片价格高。 2、可多次编程次数少。 3、无法用于实时多任务重配置 方案4:AS端口FLASH专用器件配置 PC机 Cyclone系列 FPGA EPCSX配置芯片 ByteBlasterII 配置电路 配置