- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
关于信号上升时间和传输延时的关系.pdf
关于信号上升时间和传输延时的关系
20 11-05-3 1 22:33 3278人阅读 评论(2) 收藏 举报
终端
一般来说,当传输线很短时,传输延时在一定的范围内,此时虽然仍然存在反射,但反射的波形在信号
的上升沿之内,则从波形看,没有大的影响,但究竟传输延时短到什么程度才算短呢?我们做一个实验,
还是通过spice仿真得到结果。图1为仿真电路图,该信号源端上升时间为1ns,幅度为1V,阻抗为10欧姆。
图1 仿真电路图
1、Td 40%Tr(Tr为上升时间,Td为传输延时),开路终端波形。
图2 Td 40%Tr,开路终端波形
2 、Td 30%Tr(Tr为上升时间,Td为传输延时),开路终端波形。
图3 Td 30%Tr,开路终端波形
3、Td 20%Tr(Tr为上升时间,Td为传输延时),开路终端波形。此时的过冲约为0.11V,为信号幅度的
11%。
图4 Td 20%Tr,开路终端波形
4 、Td 10%Tr(Tr为上升时间,Td为传输延时),开路终端波形。
图5 Td 10%Tr,开路终端波
由仿真可知,信号的过冲和传输线的时延有关, 《信号完整性分析》中描述说,“当传输线延时Td信号
上升时间的20%时,就要开始考虑由于导线没有终端端接而产生的振铃噪声。当时延大于上升时间的20%
时,振铃会影响电路功能,,必须加以控制,否则这是造成信号完整性问题的隐患。吐过Td20%信号的上
升时间,振铃噪声可以忽略,传输线不需要终端匹配。”
所以,又出现了无敌的经验法则:
为了避免信号完整性问题,没有端接的传输线的最大长度为,Len Tr(Tr表示信号上升时间,
Len的单位为in)
换算成mil就是乘个1000 。
很悲剧的是,在目前的高速电路中,信号的上升时间已经小于0.25ns,所以Len为0.25in,一般来说,
PCB上走线的距离很容易大于这个值,所以,必须对电路进行端接设计。
书中无敌的经验法则还有几条,就是短串接传输线的长度应小于信号的上升时间,
短桩线的长度应小于信号的上升时间。
文档评论(0)