TMSCxDSP硬件结构.pptVIP

第2章 TMS320C54x DSP硬件结构 第2章 TMS320C54x DSP硬件结构 2.1 TMS320C54x的特点和硬件组成框图 2.2 TMS320C54x的总线结构 2.3 TMS320C54x的存储器分配 2.4 中央处理单元（CPU） 2.5 TMS320C54x片内外设简介 2.6 硬件复位操作 2.7 TMS320VC5402引脚及说明 2.1 TMS320C54x的特点和硬件组成框图 2.1 TMS320C54x的特点和硬件组成框图 2.1 TMS320C54x的特点和硬件组成框图 2.1 TMS320C54x的特点和硬件组成框图 TMS320C54x的组成 在片外围电路1（如图2-1所示） 软件可编程等待状态发生器 可编程分区转换逻辑电路 带有内部振荡器或用外部时钟源的在片锁相环(PLL)时钟发生器 时分多路(TDM)串行口 缓冲串行口(BSP) 全双工串行口，支持8位或16位传送 在片外围电路2（如图2-1所示） 16位可编程定时器 8位并行主机接口(HPI) 外部总线关断控制，以断开外部的数据总线、地址总线和控制信号 数据总线具有总线保持器特性 电源 可用IDLE1、IDLE2和IDLE3指令控制功耗，以工作在省电方式。 可以控制关断CLKOUT输出信号。 在片仿真接口 具有符合IEEE1149.1标准的在片仿真接口（JTAG）。 速度 单周期定点指令的执行时间为 25 /20 /15 /12.5/10-ns (40 /50 /66 /80 /100 MIPS)。 DSP 常用封装 Package 2.2 TMS320C54x的总线结构 其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。 C54xDSP的总线结构 3条数据总线分别与不同功能的内部单元相连接。 如：CPU、程序地址产生逻辑PAGEN、数据地址产生逻辑 DAGEN、片内外设和数据存储器等。 CB和DB用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 数据地址产生器DAGEN 程序地址产生器PAGEN PB:当用于程序指向的操作数传输时输出至乘法-累加器当进行程序命令读取时传输至控制系统接口 PAB:与程序地址产生器相连，接收程序地址信息 CB:专用于片内数据存储器的数据传输，把数据输出至乘法-累加器、算术逻辑运算单元以及桶型移位单元 CAB:与数据地址产生器相连，接收数据地址信息 DB:除与CB传输相同内容外，同时还负责向存储器写入地址信息，而外接存储器的数据信息也通过它进行读取。 DAB:当参与片内数据传输时，功能与CAB一致；当参与外设数据传输时则向地址产生器输入读入信息的地址信息。 EB:负责向存储器和地址产生器写入信息包括程序指令和数据内容及地址 EAB:当写入片内，则接受数据地址产生器的信息，当向外部写入，则向地址产生器输送写入的地址信息 单周期内允许CPU 利用PAB/PB取指一次 利用DAB/DB读取第一个操作数 利用CAB/CB读取第二个操作数 利用EAB/EB将操作数写入存储器 各种读/写方法用到的总线 2.3 TMS320C54x的存储器分配 2.3.1 存储器空间 2.3.2 程序存储器 2.3.3 数据存储器 2.3.4 I/O存储器 2.3.1 存储器空间 TMS320C54x存储器由3个独立的可选择空间组成：程序空间、数据空间和I/O空间（各64k）。 处理器工作方式状态寄存器（PMST）中的3个状态位与片内存储器的关系： MP/MC位 若MP/MC=0，则片内ROM安排到程序空间 若MP/MC=1，则片内ROM不安排到程序空间 OVLY位 若OVLY=0， 则片内RAM只安排到数据存储空间 若OVLY=1， 则片内RAM安排到程序和数据空间 DROM位 当DROM=1，则部分片内ROM安排到数据空间 当DROM=0，则片内ROM不安排到数据空间，ROM使用与MP/MC有关 TMS320C54x/C54xx片外寻址空间有差别。 数据空间（DS）、I/O空间（IS）都是64K， 程序空间（PS）同地址线有关。 2.3.2 程序存储器 程序存储空间用来存放要执行的指令和执行中所需的系数表。 ’C5402共有20条地址线，可寻址1M字的外部程序存储器。它的内部ROM和DARAM可通过软件映射到程序空间。当存储单元映射到程序空间时，CPU可自动地按程序存储器对它们进行寻址。 如果程序地址生成器（PAGEN）产生的地址处于外部存储器，CPU可自动地对外部存储器寻址。 程序存储空间可通过PMST寄存器的MP/MC和O