基于FPGA的通用可逆计数器的设计及实现.pdfVIP

《计量与澳4试技术》201o年第37巷第 12期 基于 FPGA的通用可逆计数器的设计及实现 DesignofaGeneralPurposeReversibleCounterBasedonFPGA 张 寅 赵 剡 秦 超 (北京航空航天大学仪器科学与光电工程学院，北京 100191) 摘 要：计数器作为一种数据采集设备，是各领域测量系统的重要组成部分。针对传统计数器功能单一，电路复杂、调试困难．设备升级、维护成本高 的缺点 ，本文研究开发了一种基于FPGA的通用可逆计数器，实现可逆计数、频率测量和占空比测量等功能；并通过实验测试验证了该设计的可行性及 准确性；已经成功应用于惯性测量单元的测试系统，也为其他领域的测试系统中可逆计数器的设计提供了参考和依据。 关键词：可逆计数器；FPGA；计数；频率测试；占空比测试；惯性测量单元 2 硬件设计 本文研究开发的计数器 以FleA为核心，外接 5O MHz晶振，挂接串口模块、显示模块、按键模块和信号调 理模块，整体方案如图1所示 。 图 1 可逆计数器硬件设计方粟 2．1 FPGA的选型 FPGA采用Altem公司的Cyclone系列的FPGA，型号 为EP3C16Q240。它拥有 15408个逻辑单元(LE)、504Kbit 的嵌入式RAM、4个可编程锁相环(PLL)、20个全局时钟 网络、136个可用 Io管脚、支持 1．5V、1．8V、2．5V、3．0 V、3．3V电平，无需外接上下拉电阻。丰富的LE单元及 10管脚让可逆计数器的全部功能集成在FPGA内部变得 可实现，同时简化了硬件设计，缩短了调试硬件的时间。 504Kbit的存储单元也使的数据存储变得更加简单，由 Ax Ax 于计数结果本身 占用空间不大，所以不用外接RAM即可 满足对数据的存储要求。4个 PLL可用于对外接 晶振 的 ： 百 — 一 ㈩¨ 倍频，可以使用户简单切换量程，对高频脉冲可以使全局 A0Y 时钟在外接50MI-Iz晶振的情况下最高倍频至 1300MHz， 足以满足绝大多数测量系统的计数要求。 2．2 信号调理 信号接人采用同轴 电缆连接器(BayonetNutConnec— tor即BNC接头)保证了接人信号在传输过程中的质量， 之后经过一级施密特触发器滤除噪