C54x的中央处理单元(CPU).pptVIP

* 参考教案 * 第3次 2.1 芯片内部结构及特点 CPU内核 1个算术逻辑运算单元(ALU) 2个40位的累加器(ACCA、ACCB) 1个40位的桶形移位器 1个乘-累加单元(MAC) 1个比较、选择、存储单元(CSSU) 1个硬件指数编码器 2个地址生成器 2.3 C54x的中央处理单元(CPU) CPU是DSP的核心部件。 程序流的控制和指令的处理 完成数据的传送 执行算术运算，布尔逻辑及移位操作 …… 它负责： C54x CPU主要包括下列器件： 1个40位的算术逻辑单元（ALU） 2个40位的累加器（ACCA、ACCB） 1个桶形移位器 1个乘法器与加法器组成的乘法-累加单元（MAC） 1个比较、选择和存储单元（CSSU） 1个指数编码器 2个16位的状态控制寄存器ST0、ST1 1个16位的处理器模式状态寄存器PMST 程序地址发生逻辑和数据地址发生逻辑 TMS320C54x CPU结构图 2.3.1 累加器和算术逻辑运算单元(ALU) 累加器A结构图 累加器B结构图 BL BH BG 15 0 31 16 39 32 AL AH AG 15 0 31 16 39 32 保护位 高16位 低16位 保护位 高16位 低16位 累加器A和B的构造图： 可用作乘法器单元的一个输入 算术逻辑运算单元ALU C54x的ALU是40位的，与累加器结合可以完 成宽范围的算术及逻辑运算，结果为40位长 多数运算可在单周期内完成 除了从存储器到存储器的操作指令之外，其它 的运算结果通常被送入累加器A或B中 ALU的功能框图 40 40 40 40 40 16 16 MUX A B ALU Sign ctr Sign ctr MUX MUX CB15~CB0 DB15~DB0 MAC输出 SXM SXM OVM C16 C ZA/ZB TC X Y A M U B B A C T D S OVA/OVB 桶形移位器输出 算术逻辑运算单元ALU 当输入数据是经数据总线CB或DB读取的16位数时，ALU将根据其装载的位置和符号扩展标志位(SXM，状态寄存器ST1的D8位)的状态对其进行40位扩展。 装载至ALU的15~0位的位扩展 装载至ALU的31~16位的位扩展 算术逻辑运算单元ALU 反映ALU当前运算结果状态的有4个标志位： 进位位C 测试位TC 溢出标志位OVA 溢出标志位OVB 控制ALU工作的有2个控制位： 溢出方式位OVM 双16位/双精度方式位C16 2.3.2 桶形移位器 功能： C54x的40位桶形移位器可将输入数据进行左移0~31位或右移0~15位的操作 数据定标 位提取 扩展精度 累加器的规格化 桶形移位器结构： MUX： 选择输入数据 符号控制SC： 符号位扩展 移位器： 定标和移位 写选择： 选择高有效字/低 有效字 桶形移位器移位原则： 左移时，低位填0 右移时，若SXM=0，则高位填0，无符号扩展 若SXM=1时，则高位进行符号扩展 输出： 作为ALU的输入 写入数据存储器 2.3.3 乘加器(MAC) 功能： 单周期内完成一次乘法操作和一次累加操作 构成： 一个17×17位的乘法器 一个40位的加法器 乘加器结构框图： 乘法器操作： 有符号数相乘 无符号数与有符号数相乘 无符号数相乘 在每个16位操作数的最高位MSB前添加1位符号位， 扩展成17位数，然后进行乘法运算。 在无符号数的MSB前添加0，在有符号数的MSB前 扩展1符号位，然后进行乘法运算。 在每个16位操作数的最高位MSB前添加0，扩展成 17位数，然后进行乘法运算。 乘法器操作： 乘法器的输出经过一个小数/整数调整电路，该调整受到小数方式位(ST1的D6位)FRCT的控制 。 当FRCT=0时，对乘积不作任何处理的送入 当FRCT=1时，由硬件将乘积左移1位，然 加法器XA端 后送入加法器XA端 加法器操作： 累加 舍入 饱和 零检测 舍入操作： DSP的舍入操作与十进制中的四舍五入操作类似，即运算结果的低16位若≥8000