A2-3(两模式读写时序).pptVIP

1. 掌握8086/8088的工作时序 2. 掌握8086/8088的读写操作 8086/8088总线操作 8086/8088总线周期 最小模式读总线操作 最小模式读总线操作 CPU往存储器或外设端口写数据的时序图 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 小结 作业 T1状态 8288为数据收发器 8286提供数据传输方向控制信号DT/R， DT/R为低电平，表示当前总线周期执行读操作,此低电平一直维持到T4为止。 T1状态 1) 确定s2,s1,s0状态 2) 发送20位地址 3) 启动8282对地址进行锁存 4) 提供传输数据的方向 T2状态 DEN信号有效， 8286允许接收数据。 T2状态 8288根据S2,S1,S0的 组合发出读信号 MRDC或者IORC， 送到存储器或者 输入/输出端口， 去执行操作。 T2状态 1) 启动8286接收数据 2) 发出读信号 T3状态 如果所读取的存储 器或外设速度足够快，此时，它们已经把数据送到数据总线上，于是CPU就可以获得数据。 S2,S1,S0进入无源 状态。一直保持到T4状态 T3状态 如果所读取的存储 器或外设速度不够快，在T3和T4之间插入一个或多个Tw等待状态 T4状态 数据从总线上消失，而S2,S1,S0 按照下一个总线周期的操作类 型产生电平变化 李建俊 电子工业出版社 教学目标及要求 教学重点及难点 重点/难点： 8086/8088的读操作 教学方法 多媒体演示 提问式，启发式 教学时数 2 回顾 8086/8088流水线工作 8086/8088内部寄存器 ? 总线操作：CPU和存储器及外设交换数据的操 　　　作都需要通过总线，称为“总线操 　　　　　　作”。 ? 按照数据传输方向可分为： 　读总线操作：指CPU从存储器或外设端口读 　 取数据。 　写总线操作：CPU将数据写入存储器或外设 　端口。 ? 总线周期： 执行一个总线操作所需要的时间称 为“总线周期”。 ?总线周期： 一个基本的总线周期由4个时钟 周期组成的。 ?时钟周期： 由时钟发生器8284A提供的，是 CPU的基本时间计量单位。 ?指令周期：一条指令执行的时间称为指令周 期，由若干总线周期构成 如图 时钟周期（T周期，T状态） CLK T 相邻两个脉冲之间的时间间隔，称为一个 时钟周期，又称 T状态（T周期）。 每个T状态包括： 下降沿、低电平、上升沿、高电平 典型的总线周期 ? CPU从存储器或外设端口读取数据的时序图 ? 为实现某个操作，芯片上的引脚信号在时钟信号的统 一控制下，按一定的时间顺序发出有效信号，这个时间顺序就是时序。 T1状态: 首先用M/IO信号指出CPU是从存储器从I/O端口读,所以M/IO信号在T1状态是有效的． M/IO为高电平：从存储器读数据 M/IO为低电平：从I/O端口读数据 T1状态: CPU从（A19/S6～A16/S3）和（AD15～AD0）上发出读取存储器的20位地址或I/O端口的16位地址。 T1状态: ALE：CPU从ALE引脚输出一个正脉冲作为地址锁存信号。在T1状态结束时，地址信号已稳定有效，ALE变为低电平，20位地址被锁入8282地址锁存器。 T1状态: 如果CPU需要从内存的奇地址单元或者奇地址的I/O端口读取数据，则输出BHE=0信号，它表示高8位数据线上的数据有效。 T1状态: DT/R：使数据收发器8286处于接受状态。 T1状态 T2状态: 地址信息撤消，A19/S6～A16/S3上输出状态信息 AD15～AD0进入高阻态，为读取数据作准备 T2状态: DEN：变为有效低电平，用来开启数据收发器8286，准备接收数据。 T2状态: DT/R：继续保持有效的低电平，处于接收状态。 T2状态: RD: 读信号RD变为低电平，通知存储单元或I/O端口进行读操作，将读出数据送上数据总线。 T2状态 高阻态 T3状态: T3状态的一开始，CPU检测READY引脚信号：若READY为低电平，则表示存储器或外设没有准备好，要求CPU在T3和T4状态之间插入1个或几个等待状态Tw。READY为高电