10时序逻辑电路引论.pptVIP

主从触发器抗干扰能力不强,若对上升沿翻转的主从RS 触发器: CP S R Qm Q 干扰 1S C1 1R Q Q 10.4.2 边沿触发器 边沿触发器的特点: 在时钟为稳定的0或1期间,输入信号都不能进入触发器,触发器的新状态仅决定于时钟脉冲有效边沿到达前一瞬间以及到达后极短一段时间内的输入信号.边沿触发器具有较好的抗干扰性能. 1. 维持阻塞D触发器 (1) 电路结构与符号 CP D RD RD RD SD SD Q Q 1D C1 Q Q S R SD RD D CP (2) 工作原理 CP D RD RD RD SD SD Q Q ① 异步清零 ② 异步置1 a. CP=0 b. CP=1 0 0 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 0 CP D RD RD RD SD SD Q Q 1 1 1 1 1 1 0 0 1 0 1 1 M N Qn=1的情况 CP D RD RD RD SD SD Q Q 1 1 1 1 1 1 1 1 0 0 1 0 M N Qn=0的情况 注意：在该时刻，D的改变不会使输出状态变化。 ③ 如SD =RD=1, 并 CP=0 ④ 在CP=1前一瞬间（CP=0），如加入信号D 则有： 由于M=N=1，所以输出Q保持不变。 CP D RD RD RD SD SD Q Q 1 1 1 1 1 1 0 1 1 1 1 M N D D D D D D - - - ⑤ CP由0变为1，在这一短时间内，D保持不变，则有： Qn+1=D CP D RD RD RD SD SD Q Q 1 1 1 1 1 1 D D D D D D D D - ⑥ 在上面的情况下，如D发生变化，即由D变为D 1 1 1 1 1 1 CP D RD RD RD SD SD Q Q D D D D D D - - D 1 (3) 维持阻塞D触发器特性表和工作波形图 CP SD RD D Qn Qn+1 × 0 1 × × 1 × 1 0 × × 0 ↑ 1 1 0 0 0 ↑ 1 1 0 1 0 ↑ 1 1 1 0 1 ↑ 1 1 1 1 1 ↑表示上升沿触发. CP RD D Q 当SD=1时波形图: 存储电路分类： 功能：RS、D、JK 结构：1）锁存器：锁存、门控锁存、 2）触发器：主从、边沿 10.5 触发器逻辑功能的转换 触发器逻辑功能转换示意图: 转换 电路 已有 触发器 A B X Y Q Q CP 将已有触发器转换 为所需触发器的功 能,实际上是求转换 电路,即求转换电路 的函数表达式: X=f1(A,B,Qn) Y=f2(A,B,Qn) 10.5.1 代数法 通过比较已有触发器和待求触发器的特性方程, 求转换 电路的函数表达式. * 第10章 时序逻辑电路引论 10.1 时序逻辑电路的基本概念 特点:电路在任何时候的输出稳定值,不仅与该时刻的输入信号有关,而且与该时刻以前的电路状态有关;即和以前的输入信号也有关 具有记忆功能 存储电路 10.1.1 时序逻辑电路的结构模型 X Z Q W 组合电路 存储电路 外部输入信号 外部输出信号 驱动信号 状态信号 其中X(外部输入信号),Z(外部输出信号),W(驱动信号), Q(状态信号)均可以是多变量. 描述时序逻辑电路的三个 方程: 输出方程: Z(tn)=F[X(tn),Q (tn)] 驱动方程: W(tn)=G[X(tn),Q (tn)] 状态方程: Q(tn+1)=H[W(tn),Q (tn)] tn :当前时刻 tn+1 ：下一时刻 Q (tn)：原态 Q(tn+1)：新态 10.1.2 状态表和状态图 ①状态表 输入 原状态 新状态 输出 X Qn Qn+1 Z 输入 原状态 Qn Qn+1/Z X 新状态/ 输出 ② 状态图 Qn Qn+