第三章端口地址译码技术.pptVIP

一个接口可以有几个端口: 8255A并行接口芯片有4个端口 8237A DMA控制器芯片有16个端口 8251A可编程串行接口芯片有2个端口 8259A可编程中断控制器也只有2个端口 只读不写、只写不读、可以写也可以读。 两种编址方式： 统一编址 即存储器映射方式； 独立编址 即I/O映射方式。 1 ．统一编址，即存储器映射方式 从存储器空间划出一部分地址空间给I/O设备，把I/O接口中的端口当作存储器单元进行访问，不设专门的I/O指令，使用访问存储器的指令。 ? 特点 ? 主存单元与I/O端口一起编址； ? 根据地址区分访问的是I/O端口还是主存； ? 系统中可以不设I/O指令。 2．独立编址，即I/O映射方式 单独设置一个空间，必须使用专门的输入/输出指令访问I/O端口。 ? 优缺点： ? 独立的控制结构，使其可与存储器分开进行设计； ? 单独的I/O指令，可与访问存储器的指令区分； ? 指令地址较短，所需译码硬件较少； ? 指令格式较短，执行时间也短。 I/O端口访问 所谓对端口的访问就是CPU对端口的读/写。 指I/O端口与CPU的累加器之间的数据传送，并未涉及数据是否传送到存储器的问题。 输入： 端口数据 CPU中的累加器 内存 输出： 内存中的数据 CPU中的累加器 I/O端口 1．I/O指令中端口地址的宽度 1）若端口采用单字节地址， 且直接在指令中给出端口地址。 最多可访问28=256个端口。 格式： IN AL，port ；输入 OUT port，AL ；输出 （port 为一个8位字节地址） 3、80X86的I/O指令 例： OUT 63H，AL； 63H为系统板8225A的控制端口地址。 IN AL，62H； 62H为系统板8255A的PC端口地址； 2）接口控制卡上采用双字节地址，且用寄存器间接给出端口地址，地址总放在寄存器DX中。最多可寻址216=64K。 格式：MOV DX，××××H IN AL，DX ; 输入 MOV DX，××××H OUT DX，AL ；输出 例：MOV DX，302H； IN AL，DX MOV DX，303H； OUT DX，AL 注释1：302H为扩展板8255A的PA口 注释2：303H为扩展板8255A的控制口 3．3 I/O 端口地址译码 一、I/O 地址译码电路工作原理及作用 I/O地址译码电路即实现地址与端口的对应；其输入信号不仅仅与地址信号有关，而且与控制信号有关。 二、I/O地址译码方法 原则： 一部分是高位地址线与CPU的控制信号进行组合产生I/O接口芯片的片选信号(CS) . 另一部分是低位地址线直接连到I/O接口芯片,其根数取决于接口中寄存器的个数. 3．I/O端口地址的译码 （1）固定式端口地址译码：所谓固定式端口地址译码是指接口中用到的端口地址不能更改。 （2）可选式地址译码：可选式地址译码常用的是开关式可选端口地址译码。 如 使用跳线开关选择I/O端口译码地址。 1. 固定式端口地址译码 例1、例2、例3 例1.使用74LS20/30/32和74LS04设计I/O端口地址为2F8H的只读译码电路. 元件: 74LS04 六倒相器 74LS20 双4输入与非门 74LS30 8输入与非门 74LS32 四2输入或门 译码电路输入：A9～A0,AEN,IOR 地址线:10根,地址值：2F8H 地址线00A９ A８ A７ A６ A５ A４ A３ A2 A１A０ 二进值00 1 0 1 1 1 1 1 0 0 0 十六进值 2 F 8 译码电路输出：Y=0 为译码选中。 电路图P15图2.1(a) 逻辑表达式： Y= A9A8A7A6A5A4A3A2 A1A0 AEN IOR 摩根定律：或非=非与，非或=与非 Y=A9A8A7A6A5A4A3A2 + A1A0 AEN IOR 结论：输出Y低电平有效。即当端口地址为2F8H，AEN=0，IOR=0低电平时，输出Y 有效。 例2：设计出能读/写操作的2E2H端口地址译码电路。. 元件: 74LS04 六倒相器 74LS20