基于FPGA的高速FIR数字滤波器设计的改进方法.pdfVIP

V01．12No．1 天文研究与技术 第12卷第1期 Jan．．2015 ASTRONOMICALRESEARCHAND7IECHNOLOGY 2015年1月 CN53-1189／PIsSN1672—7673 基于FPGA的高速FIR数字滤波器 设计的改进方法。 赵 岸1”，颜毅华1，陈林杰1，刘东浩1，王威1，陈志军1 (1．中国科学院国家天文台太阳活动重点实验室，北京100012；2．中国科学院大学，北京100049) 摘要：在高速有限冲击响应(FiniteImpulseResponse，rTR)数字滤波器的设计中，随着 滤波器阶数的增加，保持数据流速率和有效使用硬件资源成为设计的一个重点和难点。基于 高速并行有限冲击响应数字滤波器的基本原理，提出了一种将位平面法、正则有符号系数 (Canonical—SignedDigit，CSD)编码算法和抽取算法应用于并行有限冲击响应数字滤波器的改 II中编译、仿真、综合后下栽到现场可编程门阵 进方法。设计通过Matlab仿真，在Quartus Gate 列(FieldProgrammable Array，FPGA)中进行测试，结果显示，这种改进方法较好地解决 了滤波器阶数和数据流速率与硬件资源之间的关系。 关键词：高速并行滤波器；位平面法；正则有符号系数编码算法；抽取算法 中圈分类号：P111．44文献标识码：A 文章编号：1672—7673(2015)0卜0109—08 随着数字信号处理在理论及技术上的不断发展，数字技术以其在设计及实现上的可移植性和高可 靠性，正在迅速地取代部分模拟技术¨J。在射电望远镜的接收设备中，越来越多的数字处理方法被 应用到数字接收机中，成为射电望远镜接收机的重要组成部分∽。3J。其中，有限冲击响应数字滤波器 的设计是一种基本数字技术，至关重要。对于射电天文观测信号，在数字处理部分目前采用GHz量 级的模数转换器(Analog—to—Digital 得数字滤波器硬件设计必须考虑数据降速或分流。传统的直接型滤波器运算速度过慢，随之提出的改 进型的分布式算法(Distributed 片面积，消耗大量的逻辑资源，从而很难达到运算速度以及逻辑资源节约的整体优化。而基于简化加 Adder 法器图(Reduced 于改进型的分布式算法结构滤波器。并行滤波器在处理速率上比串行滤波器有明显的优势，但在现场 可编程门阵列设计上，传统的并行滤波器的滤波器阶数、接收机带宽和通道数等参数都受到硬件资源 (比如乘法器单元、存储单元数目)的限制帕J。本文提出了一种改进的高速并行有限冲击响应数字滤 波器的设计方法，使得硬件资源占用率大幅降低，数据速率降为MHz量级，较好地解决了滤波器阶 数和数据流速率与硬件资源之间的关系，并且通过仿真和实验证实了设计的可行性。 1 高速并行有限冲击响应滤波器 有限冲击响应数字滤波器具有以下两个特点：一是具有很好的稳定的线性相位特性，从而保证信 号在传输过程中不会失真；二是具有有限长的单位冲击响应，因而可用快速傅里叶变换算法实现处理 信号，可大大提高运算效率…。因为目前常用的模数转换器已达到GHZ量级，且位数也达到16bit， 这就需要提高数据传输速度，高速有限冲击响应滤波器就是需要在算法上进行改进以使滤波器能够处 ·基金项目：国家自然科学基金；国家重大装备研制项目(ZDYZ2009-3)资助 收稿日期：2014-02—18；修定日期：2014—03—21 作者简介：赵岸，女，博士．研究方向：天文技术与方法．Email：azhao@bao．∽．cn 万方数据 110 天文研究与技术 12卷 理高速率数据。有限冲击响