浅谈CS4390.docVIP

淺談CS4390 關於Delta-Sigma 何志誠 最近幾年不斷的有朋友問老朽一些有關Delta-Sigma的問題例如︰Interpolation與OverSampling有什麼不同？CS8412所提供的256Fs是啥用的？為何單位元的DAC需要256Fs？CS4328上標明64XOverSampling，為何只是8倍Interpolation？在CS4329與CS4390上，將CS4328“64X”提昇為“128X”有什麼好處？傳言中的CS4390的類比規格比CS4328好很多，因此CS4390與CS4329的聲音應該比CS4328好很多。可是，試聽的結果卻不是那麼一回事，這是DAC設計工程師的問題？還是CS4390與CS4329「先天不足」所致？這一連串的問題別說一般讀者搞不清楚，恐怕連音響器材評論員與數位音響設計工程師都不見得知道！ 淺談Crystal DAC基本架構 (圖一)為CS4328的基本架構圖，其中的8倍Interpolation使用了所謂「分段式UpSamples，的方式(詳見拙著「細說EAD之DSP演算法」，高傳真視聽227期)，其3個「補零再Low-Pass」的Low-Pass filter的長度分別為125，25，4；Pass-Band Ripple為+-0.00025dB。(圖二)與(圖三)分別為CS4328與CS4303的功能方塊圖，其中(圖三)比(圖二)少了Analog Low-Pass Filter與MOSFET Output Stage。 由於CS4328所採用的5階Delta-Sigma Modulator(圖四a)會產生如(圖四b)所示之高頻雜訊(Delta-Sigma的工作原理詳見黃克強博士的大作「淺談Delta-Sigma」，高傳真視聽233期)，我們需要一個Low-Pass filter來濾除(圖四)中的高頻Noise。對CS4303而言，Active RC Low-pass Filter，如(圖五)所示，因此嚴格來說CS4303為一顆“純數位”的DAC IC。 看了圖三，您或許不同意老朽的說法，因為圖三中有數位與「類比」電源，由於CS4303要推動如圖五所示的Active RC Low-pass Filter需要一個純淨的High Current Output。因此CS4303輸出的PAD(銲點)是特別設計的，不但使用純淨的Analog Power，並且能夠輸出較大的電流。由於CS4303的輸出電路(圖五)過於複雜．因此在CS4328中便將Analog Low-pass filter做進來4階Low-pas，拿進來，2階放在外面，如(圖六)所示，因為傳統式的Active Low-Pass Filter「要做成IC不但技術上有困難，而且成本奇高，因此改用如(圖七)所示之Switching Capacitor Circuit，以便降低成本。 為什麼CS4328需256Fs之Click？ 1被充電，當第二個Clock進來時，∮1為Open，∮2為Close，因此C1放電，C2充電，形成一個積分電路，達到Low-Pass的目的，因此我們知道(圖八)要“filter”一個Sample需要2個Clock。咱們再來回顧CS4328的Data Sheet，Data Sheet上說256Fs與384Fs的Clock均可使CS4328 work，您仔細想一想，既然256Fs與384Fs均可便CS4328 work，那麼CS4328真正需要的工作頻率應該是多少呢？答案是128Fs，它是384Fs與256Fs之“最大公約數”，既然Switching Capacitor Circuit要“Low-Pass Filtering”一個Sample需要2個Clock，因此CS4328每秒鐘能“Filier”64Fs個Sample，因此記為“64 X Delta-Sigma”，換句話說，當CS4328收到256Fs會將256F，除頻(除2)；收到384Fs時會將384Fs除頻(除3)以求得128Fs的Clock來驅動Switching Capacitor Circuit達到Low-Pass的目的。 既然CS4328的Switching Capacitor Circuit可以filter 64Fs個Samples，而44.1k(即Fs)的Input Data經過8倍Interpolation之後也不過8Fs個Sample，因此，每個Sample重複送8次，而達到64Fs個Sample的目的，如(圖九a)所示。假如咱們使用了一個16倍的interpolation filter而仍然使用該64Fs之Switching Capacitor Circuit，那麼這時候每個Sample只要送4次即可達到64Fs個Sample