电路课程设计3~9自动循环计数器.docVIP

设计题目二：自动循环计数器 一、设计任务： 1. 用集成计数器实行3～9自动循环计数。 2. 电路能实现3～9加法和3～9减法循环计数。 3. 输出用数码显示。 二、总体设计思想： 根据题目要求，系统可以划分为以下几个部分，基本思想如下： 1、电源部分，由它向整个系统提供+5V电源。 2、单脉冲产生部分：功能是由它产生单个脉冲，为循环计数部分提供计数脉冲。 3、译码显示电路部分：计数器输出结果的数字显示。 4、加/减控制电路部分：实现加或减循环计数功能由控制部分完成。 5、可逆计数器部分：完成3~9的可逆加或减循环计数。 系统设计方框图如图1所示。 图1 3~9加/减可逆自动循环计数器系统设计方框图 三、各个单元逻辑电路及其工作原理 3.1、译码显示电路： 1、方案论证 方案一：采用74LS47 TTL BCD—7段高有效译码/驱动器74LS48 TTL BCD—7段译码器/内部上拉输出驱动74LS48不需要外接电阻。 确定方案：采用74LS47 TTL BCD—7段高有效译码/驱动器74LS47的引脚见图2，74LS47的功能表如表1所示，其中，A0, A1, A2,A3为七段译码器的输入端，a—g为7段译码输出端。 图2 74LS47引脚图74LS47引脚功能表—七段译码驱动器功能表十进数或功能 输入 BI/RBO 输出 LT RBI A3A2A1 A0 a b c d e f g 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 1 1 x 0 0 0 1 1 1 0 0 1 1 1 1 2 1 x 0 0 1 0 1 0 0 1 0 0 1 0 3 1 x 0 0 1 1 1 0 0 0 0 1 1 0 4 1 x 0 1 0 0 1 1 0 0 1 1 0 0 5 1 x 0 1 0 1 1 0 1 0 0 1 0 0 6 1 x 0 1 1 0 1 0 1 0 0 0 0 0 7 1 x 0 1 1 1 1 0 0 0 1 1 1 1 8 1 x 1 0 0 0 1 0 0 0 0 0 0 0 9 1 x 1 0 0 1 1 0 0 0 0 1 0 0 灭灯 x x x x x x 0 1 1 1 1 1 1 1 灭零 1 0 0 0 0 0 1 1 1 1 1 1 1 1 试灯 0 x X x x x 1 0 0 0 0 0 0 0 (1) ：试灯输入端。 用来检验数码管的七段是否正常工作。当LT＝0时，无论A0A1A2A3为何状态，输出均为0，数码管全亮，显示“8”字。 （2）：灭灯输入端。 只要BI＝0，无论A0A1A2A3为何状态，输出均为1，七段全灭，无显示。 （3）：灭零输入端。在/LT＝1的前提下，当/RBI＝0且输入A0A1A2A3＝0000时，译码器各段输出全为高电平，显示器各段全灭，而当输人数据为非零数码时，译码器和显示器正常输出，显示“0”。利用此功能可以实现对无效零进行消隐。 数码管 图3 数码管74LS191 TTL为4位二进制同步加/减计数器。 方案二：74LS190 TTL BCD同步加/减计数器74LS192 TTL 可预置BCD双时钟可逆计数器74193 TTL 可预置四位二进制双时钟可逆计数器十进制计数器CT74LS19 图4 逻辑功能示意图 3、74LS192功能表： 输入 输出 逻辑功能 拐角14 拐角11 A B C D QA QB QC QD 1 * * * * * 0 0 0 0 置0 0 0 1 0 1 0 1 0 1 0 置数 0 1 * * * * 1 0 1 0 保持 注：拐角14：CR 拐角11：/LD 表2 74LS192功能表 4、74LS192主要逻辑功能： （1）异步置数：CR=0,/LD=0, QA QB QC QD= A B C D （2）加计数：CR=0,/LD=1, CPu=CP, CPd=1, QA QB QC QD按加法计数 （3）减计数：CR=0,/LD=1, CPu=1, CPd=CP, QA QB QC QD按减法计数 5、课程设计答辩完后，发现用74LS190来实现更为简便，于是又重新设计，采用方案二，具体操作如下： （1）集成十进制同步加／减计数器CT74LS19