6.5 若干典型的时序逻辑集成电路.pptVIP

(1) 异步二-十进制计数器 2. 非二进制计数器 试分析它们的逻辑输出状态。 例: 将图中电路按以下两种方式连接： ① CP0接计数脉冲信号，将Q0与CP1相连; ② CP1接计数脉冲信号，将Q3与CP0相连; 两种连接方式的状态表 0 0 1 1 1 0 0 1 9 1 1 0 1 0 0 0 1 8 0 1 0 1 1 1 1 0 7 1 0 0 1 0 1 1 0 6 0 0 0 1 1 0 1 0 5 0 0 1 0 0 0 1 0 4 1 1 0 0 1 1 0 0 3 0 1 0 0 0 1 0 0 2 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 Q1 Q2 Q3 Q0 Q0 Q1 Q2 Q3 连接方式2（5421码） 连接方式1（8421码） 计数顺序 2. 用集成计数器构成任意进制计数器 例 用74LVC161构成九进制加计数器。 解：九进制计数器应有9个状态，而74 LVC 161在计数过程中有16个状态。如果设法跳过多余的7个状态，则可实现模9计数器。 (1) 反馈清零法 ＞ CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 CP 74LVC161 1 1 1 (2) 反馈置数法 ＞ CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 1 ＞ CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 1 1 1 1 1010 1110 1000 1101 1100 1011 1001 0111 1111 Q 3 Q 2 Q 1 Q 0 （1）工作原理 置初态Q3Q2Q1Q0=0001， ①基本环形计数器 3. 环形计数器 第一个CP：Q3Q2Q1Q0=0010， 第二个CP：Q3Q2Q1Q0=0100， 第三个CP：Q3Q2Q1Q0=1000， 第四个CP：Q3Q2Q1Q0=0001， 第五个CP：Q3Q2Q1Q0=0010。 1D Q0 DSI CP ＞ C1 1D ＞ C1 1D ＞ C1 1D ＞ C1 Q1 Q2 Q3 DSO FF0 FF1 FF2 FF3 Q0 Q1 Q2 Q3 状态图 0001 0010 0100 1000 Q3Q2Q1Q0 《数字电子技术》 重庆工学院 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 此处说明电压电流等为什麽用相量形式. 等效电路由三个基本元件构成 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 1. 寄存器 6.5.1 寄存器和移位寄存器 寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。 8位CMOS寄存器74HC/HCT374 1 1 1 1 1 1 0 1 1 1 1 1D C1 CP 1 OE 1 E Q0 1 1D C1 E Q1 1 1D C1 E Q7 D0 D1 D7 … … … … … 脉冲边沿敏感的寄存器 8位CMOS寄存器74LV374 高 阻 H H ↑ H 高 阻 L L ↑ H 存入数据，禁止输出 H H ↑ L 对应内部触发器的状态 L L ↑ L 存入和读出数据 Q0~Q7 DN CP 输 出 内部触发器QNn+1 输 入 工作模式 2. 移位寄存器 移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 移位寄存器的逻辑功能分类 移位寄存器的逻辑功能 右移位寄存器 (1) 基本移位寄存器 （a）电路 串行数据输入端D0 D2 D1 D3 串行数据输出端 并行数据输出端 1D Q0 DSI CP ＞ C1 1D ＞ C1 1D ＞ C1 1D ＞ C1 Q1 Q2 Q3 Q3 Q2 Q1 Q0 DSO FF3 FF0 FF1 FF2 D0=DSI D1=Q0n D2=Q1n D3=Q2n Q0n+1=DSI Q1n+1 =D1 = Q0n Q2n+1 =D2 =Q1n Q3n+1 =D3 = Q2n 1. 写出