EDA技术使用教程vhdl(第四版)课后答案—潘松版(38页).docVIP

第一章 1-1 EDA技术与ASIC设计和FPGA开发有什么关系? P3~4利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASICFPGA和CPLD是实现这一途径的主流器件FPGA和CPLDIC，或可编程ASIC。FPGA和CPLD的应用是EDA技术有机融合SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。 1-2与软件描述语言相比，VHDL有什么特点?编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只综合器VHDL程序转化目标是底VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。 l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?什么是综合?有哪些类型?(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。综合在电子设计自动化中的地位是什么?综合器具有更复杂的工作环境，综合器在接受VHDLVHDL程序转化成电路实现的相关信息。 1-4在EDA技术中，自顶向下的设计方法的重要意义是什么?在EDA技术应用中，顶向的设计方法，就是在整个设计流程中各设环节逐 1-5 IP在EDA技术的和发展中的意义是什么?IP核具有规范的接口协议良好的可移植与 2-1 叙述EDA的FPGACPLD设计流程。设计输入(原理图HDL文本编辑)综合适配时序仿真与功能仿真编程下硬件测试 2-2 IP是什么?IP与EDA技术的关系是什么?IP是什么?IP是知识产权核或知识产权模块，用于ASIC或FPGACPLD中的预先设计好的电路功能模块。 IP与EDA技术的关系是什么?IP在EDA技术开发中具有十分重要的地EDA技术的关系软IP是用VHDL等硬件描述语言描述的功能块，并不涉及用什么具体电路元HDL源文件的形式出现固IP是完成了综合的功能块有较大的设计深度，以网表文件的形式提交客户硬IP提供设计的最终阶段产品：掩模。 2-3 叙述ASIC的设计方法。ASIC设计方法按版图结构及制造方法分有半定制(Semi-custom)和全定制(Full-custom)两种实现方法全定制方法是一种基于晶体管级的，手工设计版图的制造方法。半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设 2-4 FPGA/CPLD在ASIC设计中有什么用途?FPGA/CPLD在ASIC设计中可编程ASIC逻辑器件设计效率大为提高，上市的 2-5 简述在基于FPGACPLD的EDA设计流程中所涉及的EDA工，及其在整个流程中的作用。基于FPGACPLD的EDA设计流程中所涉及的EDA工设计输入编辑器接受HDL的文本输入方HDL综合器HDL综合器设计输入编辑器目标器件硬件结构细节数字电路设计技术、化简优化算法以仿真器行为模型的表达、电子系统的建模、逻适配器完成目标系统在器件上的布局布线下载器把设计载到对应的实际器件，实现硬件设计 3-1 OLMC（输出逻辑宏单元）有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。OLMC有何功能?OLMC单元设有多种组态，可配置说明GAL是怎样实现可编程组合电路与时序电路的GAL（通用阵列逻辑器件是OLMC（输出逻辑宏单元）的编程和三种模式配置（寄存器模式复合模式简单模式组合电路与时序电路 3-2 什么是基于乘积项的可编程逻辑结构?GAL、CPLD之类都是基于乘积项的可编程结构PAL（可编程阵列逻辑）器件构成。 3-3 什么是基于查找表的可编程逻辑结构?是基于查找表的可编程逻辑结构3-4 FPGA系列器件中的AB有何作用? 答：FPGA（Cyclone/Cyclone II）系列器件主要由逻辑阵列块LAB、嵌入式存储器块、I/O单元、PLL等模块构成中AB（逻辑阵列块由一系列相邻的LE构成的FPGA可编程资源主要来自逻辑阵列块LAB 3-5 与传统的测试技术相比，边界扫描技术有何优点? 答：使用BST边界扫描规范测试不必使 3-6 解释编程与配置这两个概念。基于电可擦除存储单元的EEPROM或Flash技术。CPLD一股使用