两段式治具开发简介.pptVIP

ICT测试行业的现况以及发展趋势. Boundary-Scan的技术与运用范围. HDI的引用导入介绍. ICT治具在测试中现存在的弊端和难题. ICT治具两段式的开发与应用. 两段式治具应用优点. 两段式治具开发简介 ICT 行业的现况以及发展趋势. 随着电子科技的飞速发展,PCB以及PCBA也随之改变,目前主要发展体现在PCB的HDI布线技术以及复杂芯片组测试的Boundary-Scan技术.因此对与ICT测试带来了很大的影响. HDI(短線、薄層、淺孔) Boundary-Scan(快速的產生High Pin Converge的測試向量，Interconnect Test與Cluster Test甚至可在缺少測試點時，保持高測試涵蓋率) Boundary_Scan的技术与运用范围 原理:高複雜度的IC（如CPU，ASIC等），若要以傳統方式發展測試向量，需耗時數週甚至數個月之久！而發展Boundary-Scan測試向量，由於並不需要了解IC本身的核心邏輯（Core logic），測試軟體可依據Boundary-Scan的標準，快速自動地產生高錯誤涵蓋率的測試向量。 结构:如图 优点:Ⅰ多測試模式 Ⅱ不需了解待測元件功能，所有測試向量皆可由軟體自動產生。Ⅲ保持高測試涵蓋率 Ⅳ快速找出IC製程問題，縮短維修時間，節省生產成本 Ⅴ有條件的測試沒有測試點的數位IC腳位. HDI的引用导入介绍 HDI高密度互連(High Density Interconnection;) 技术:短線、薄層、淺孔布线设置测试点. 结构:如图. 优点:Ⅰ雜訊少，對訊號的傳輸快Ⅱ介質層薄，迴路截面積小，訊號完整性好Ⅲ元件拉近傳輸線變短可減少差時(Skew)的困扰 ICT治具在测试中现存在的瓶颈和难题 现存在的问题：当ICT进行Power on测试， Power on(上电)后可以使UUT(待测板)局部上电后进行数字组件的功能量测。近些年电路板功能越来越强(线路结构也越复杂)，也越讲究省电功能(工作电压也越低)；当ICT治具压合测试到Power on阶段，某些数字组件会因特定Nets(线路节点)接触到探针后，探针的干扰和杂讯，引发保护功能致使该类组件因无法得到额定的工作电压而无法进行功能测试以及频率的准确量测. 现在解决问题的方法：人工拔除影响针点。 现行解决方法的弊端：人工拔除影响针点,这样做的不利因素是：如果把这些针点一一拔除,会造成对产品测试的测试零件之含盖率不足，产生有些零件无法测试对产品良率间接造成影响。另外在插拔探针时，容易使针套偏移，造成探针无法准确接触测试点，影响测试结果。 以下四页为测试过程中同一治具POWER以及频率拔针LIST由此可见零件的含盖率大大下降. ICT治具在测试中现存在的瓶颈和难题 电压拔针范例(图中PC_BEEP为bios Onpower+3v干扰拔针) ICT治具在测试中现存在的瓶颈和难题 频率干扰拔针范例(x3401晶振VID2需排除干扰拔针) ICT治具在测试中现存在的瓶颈和难题 以下表格是实验中POWER 频率影响拔针list 1163 for x3401(频率) 　 1682 for +1.25vo 　 1322 for x2901(频率) 　 1683 +1.25vo 　 1324 for x2901(频率) 　 1722 for vcore 　 726 crystal 　 1724 for vcore 　 1542 for x1702(频率) 　 1732 for vcore 　 1543 for x1702(频率) 　 1733 for vcore 　 1607 x0501(频率) 　 1734 for vcore 　 1605 x0501(频率) 　 1735 for vcore 　 1221 for x2901(频率) 　 1736 for vcore 　 1705 for x2901(频率) 　 734 for u8101 　 1584 for +vccp 　 339 ddr_pwrgd 　 1585 +vccp 　 1655 +3VS_DAC 　 1589 for +1.5vs 　 747 +RTC_PWR 　 1595 for +1.8v 　 1723 VCORE 　 1121 PM_SUSB#/PM_SUSC# 　 1592 DDR_PWRGD 　 ICT治具在测试中现存在的弊端和难题 以下表格是实验中POWER 频率影响拔针list 725 +3vsus 　 1355 bios 　 1364 bios 732 +3vsus +5vsus 　 1371 bios 　 1365 bios 1495 +3vsus +5vsus 　 1367 b