05可编程逻辑器件.pptVIP

2000年9月 可编程逻辑器件 1 可编程逻辑器件1.1 PLD演变过程 PLD是可编程逻辑器件（Programable Logic Device）的简称，FPGA是现场可编程门阵列（Field Programable Gate Array)的简称，两者的功能基本相同，只是实现原理略有不同，有时可以忽略这两者的区别，统称为可编程逻辑器件。 ?FPGA(现场可编程门阵列)与 CPLD(复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PAL,GAL等逻辑器件的基础之上发展起来的。同以往的PAL,GAL等相比较，FPGA／CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。 不同厂家的叫法不尽相同，Xilinx把基于查找表技术，SRAM工艺，要外挂配置用的EEPROM的PLD叫FPGA；把基于乘积项技术，Flash（类似EEPROM工艺）工艺的PLD叫CPLD; Altera 把自己的PLD产品:MAX系列（乘积项技术，EEPROM工艺），FLEX系列（查找表技术，SRAM工艺）都叫作CPLD，即复杂PLD(Complex PLD),由于FLEX系列也是SRAM工艺，基于查找表技术，要外挂配置用的EPROM，用法和Xilinx的FPGA一样，所以很多人把Altera的FELX系列产品也叫做FPGA.） 1.2 FPGA／CPLD 概述 由三大部分组成的： ·一个二维的逻辑块阵列，构成了PLD器件的逻辑组成核心。 ·输入／输出块 ·连接逻辑块的互连资源。连线资源：由各种长度的连线线段组成，其中也有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入／输出块之间的连接。 兰色：逻辑单元红色：连线资源黄色：输入输出块 集成度高，功能更强，可实现系统集成； 芯片在出厂前做过100%测试，不需要设计人员承担投片风险和费用 用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能，电路设计周期短，软件易学易用，不需要具备专门的集成电路深层次的知识。 1.3 PLD/FPGA 结构与原理 一、基于乘积项（Product-Term)的PLD结构 从采用这种结构的PLD芯片有：Altera的MAX7000，MAX3000系列（EEPROM工艺）,Xilinx的XC9500系列（Flash工艺）和Lattice,Cypress的大部分产品（EEPROM工艺） PLD的总体结构（以MAX7000为例） 这种PLD可分为三块结构：宏单元（Marocell)，可编程连线（PIA)和I/O控制块。 宏单元是PLD的基本结构，由它来实现基本的逻辑功能。图1中兰色部分是多个宏单元的集合。 可编程连线负责信号传递，连接所有的宏单元。 I/O控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。 INPUT/GCLK1，INPUT/GCLRn，INPUT/OE1，INPUT/OE2 是全局时钟，清零和输出使能信号，这几个信号有专用连线与PLD中每个宏单元相连，信号到每个宏单元的延时相同并且延时最短。 宏单元结构 1）乘积项阵列，实际就是一个与或阵列，每一个交叉点都是一个可编程熔丝，如果导通就是实现“与”逻辑。2）乘积项选择矩阵是一个“或”阵列。两者一起完成组合逻辑。3）一个可编程D触发器，它的时钟，清零输入都可以编程选择，可以使用专用的全局清零和全局时钟，也可以使用内部逻辑（乘积项阵列）产生的时钟和清零。如果不需要触发器，也可以将此触发器旁路，信号直接输给PIA或输出到I/O脚。 二、查找表（Look-Up-Table)的原理与结构 采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX，APEX系列，xilinx的Spartan，Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。 一个4输入与门的例子 xilinx Spartan-II的内部结构 选择PLD还是FPGA PLD分解组合逻辑的功能很强，一个宏单元就可以分解十几个甚至20－30多个组合逻辑输入。而FPGA的一个LUT只能处理4输入的组合逻辑，因此，PLD适合用于设计译码等复杂组合逻辑。 FPGA的制造工艺确定了FPGA芯片中包含的LUT和触发器的数量非常多，往往都