电工 第七章 2.pptVIP

六、JK触发器 R2 S2 C F从 R1 S1 C F主 CP K J JK触发器的功能最完善，有两个控制端J、K。 功能表 逻辑符号 RD SD C Q K J 时序图 CP K J Q J?Q 保持 T 说明： 触发器的触发方式 触发方式？ 研究翻转时刻与 时钟脉冲间的关系 1、 电位触发方式 电位触发 正电位触发 负电位触发 CP=1 期间翻转 CP=0 期间翻转 例如：前面讲的D触发器就是电位触发方式。 D c d a b CP 结构简单、速度快。 只要CP存在就可以翻转，容易造成空翻。 CP D Q 电位触发的符号 C Q C Q 正电位触发 负电位触发 2、 主从触发方式 主从触发方式的翻转过程： 前沿处，输出交叉反馈到F主。 后沿处，输出传递到F从翻转完成。 CP CP=1期间输入端控制信号不容许变化 以主从触发的D触发器为例： CP D Q 干扰 t1 t2 正确的输出波形 假设在CP=1期间 D有一干扰 主从型的D触发器的输出波形如何？ CP D Q t1 t2 R2 S2 C F从 R1 S1 C F主 CP D 第一个CP到来时，Q′翻转。 1 CP D Q t1 t2 第一个CP的下降沿，Q翻转，输出反馈到F主的输入。 1 0 1 0 R2 S2 C F从 R1 S1 C F主 CP D CP D Q t1 t2 由于S1=0，t1时刻Q′翻转为0。 1 0 1 0 0 R2 S2 C F从 R1 S1 C F主 CP D CP D Q t1 t2 t2时刻Q′会再变为1 吗？ 1 0 1 0 0 R2 S2 C F从 R1 S1 C F主 CP D CP D Q t1 t2 1 0 1 0 0 1 0 由于D=1,所以F主被封。 D变为1后，Q′并不翻转为1。 R2 S2 C F从 R1 S1 C F主 CP D ！ CP D Q t1 t2 1 0 1 0 0 1 0 第二个 CP的下降沿，F从按F主的输出翻转。 0 1 R2 S2 C F从 R1 S1 C F主 CP D CP D Q t1 t2 由于D在CP=1期间有干扰，便产生了错误的输出。因此，主从触发器不允许在CP=1期间有干扰，否则可能产生误动作。 主从触发方式在功能表中一般用“ ”表示。 主从型D触发器功能表 逻辑符号 C Q D 3、 边沿触发方式 为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。 如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。 e f c d a b D CP 设原态Q=0并设D=1 1 CP=0期间，c 、d被锁，输出为1。 0 0 1 1 0 1 c=1 、d=1反馈到a、b的输入，a、b输出为0、1。 0 0 1 1 1 1 0 1 0 e f c d a b D CP CP正沿到达时c、d开启，使c=1，d=0。 1 1 1 1 0 1 1 0 Q翻转为1 0 1 e f c d a b D CP CP正沿过后，d=0将c封锁,并使b=1，维持d=0。 1 1 0 0 1 因此以后CP=1期间D的变化不影响输出。 0 0 1 e f c d a b D CP 其它情况下 的翻转，请大家自己分析。 边沿触发的D触发器功能表 正沿触发 逻辑符号 C Q C Q 负沿触发 正沿触发 1、在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。 2、边沿触发抗干扰能力强，且不存在空翻，应用较广泛。 1. JK触发器转换成D触发器 C Q K J D CP § 11.11 触发器逻辑功能的转换 2. JK触发器转换成T触发器 C Q K J T CP 3. D触发器转换成T′触发器 C Q D CP 1、在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。 2、边沿触发抗干扰能力强，且不存在空翻，应用较广泛。 * 第十一章 数字电路(2) § 11.9 时序逻辑电路的概述 § 11.10 双稳态触发器 § 11.11 触发器逻辑功能的转换 § 11.12 寄存器 § 11.13 计数器 时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。 时序逻辑电路的特点 在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。 组合逻辑电路 存储功能 . . . . . . . . . . . .