第五章输入输出接口.pptVIP

输出接口的锁存环节 内 部 数 据 总 线 外 部 数 据 引 脚 锁存控制 D C Q D C Q D C Q 返回 输出接口的锁存、缓冲环节 内 部 数 据 总 线 外 部 数 据 引 脚 锁存控制 D C Q D C Q D C Q 读数据 返回 输入接口的缓冲环节 内 部 数 据 总 线 外 部 数 据 引 脚 选通 缓冲器 返回 输入接口的锁存、缓冲环节 内 部 数 据 总 线 外 部 数 据 引 脚 锁存控制 锁存器 缓冲器 D C D C D C Q Q Q 选通 返回 端口（PORT） 端口泛指I/O地址，通常对应寄存器 一个接口电路可以具有多个I/O端口，每个端口用来保存和交换不同的信息 数据寄存器、状态寄存器和控制寄存器占有的I/O地址常依次被称为数据端口、状态端口和控制端口，用于保存数据、状态和控制信息 输入、输出端口可以是同一个I/O地址 一定要理解 返回 IN AL, 21H 返回 OUT 43H, AL 返回 无条件传送流程 返回 就绪（Ready） 在输入场合 “就绪”说明输入接口已准备好送往CPU的数据，正等着CPU来读取 该状态也可用接口中数据缓冲器已“满”来描述 在输出场合 “就绪”说明输出接口已做好准备，等待接收CPU要输出的数据 该状态也可用接口数据缓冲器已“空”、或者用接口（外设）“闲”或不“忙（Busy）”来描述 就绪：满，空、闲、不忙 返回 查询传送流程 返回 中断传送流程 返回 DMA传送流程 返回 逻辑门电路进行I/O地址译码 Y0 Y7 A B C G2B G2A G1 15 14 13 12 11 10 9 7 1 2 3 4 5 6 74LS138 __ __ __ __ __ AEN’ 00~1FH 40~5FH 80~9FH _________ 100~11FH _________ _________ _________ A9~A0共10根线参与地址译码，请将上图的空填对。 逻辑门电路进行I/O地址译码 Y0 Y7 A B C G2B G2A G1 15 14 13 12 11 10 9 7 1 2 3 4 5 6 74LS138 A6 A7 A8 A5 A9 AEN’ 00~1FH 40~5FH 80~9FH C0~DFH 100~11FH 140~15HH 180~19FH 1C0~1DFH 5.4 数据传送方式 程序控制下的数据传送——通过CPU执行程序中的I/O指令来完成传送，又分为：无条件传送、查询传送、中断传送 直接存储器存取（DMA）——传送请求由外设向DMA控制器（DMAC）提出，后者向CPU申请总线，最后DMAC利用系统总线来完成外设和存储器间的数据传送 I/O处理机——CPU委托专门的I/O处理机来管理外设，完成传送和相应的数据处理 5.5.1 无条件传送方式及其接口 在CPU与慢速变化的设备交换数据时，可以认为它们总是处于“就绪”状态，随时可以进行数据传送，这就是无条件传送，或称立即传送、同步传送 适合于简单设备，如LED数码管、按键或按纽等 无条件传送的接口和操作均十分简单 这种传送有前提：外设必须随时就绪 流程 无条件传送：输入示例 MOV DX, 160H IN AL, DX 无条件传送：输入实例 MOV DX, 160H IN AL, DX 74LS244 +5V 10K x 8 G1 G2 数据总线 CS RD 无条件传送：输出示例 MOV DX, 160H MOV AL, [BX] OUT DX, AL 无条件传送：输出实例 MOV DX, 160H MOV AL, [BX] OUT DX, AL +5V 74LS373 300 x 8 LE OE 数据总线 CS WR 无条件传送：输入输出接口 K7 K1 K0 +5V D0～D7 A0～A15 CLK LS06 反相 驱动器 LS273 8D 锁存器 LS244 三态 缓冲器 8000H 译码 +5V LED0 LED7 … … G IOW IOR next: mov dx,8000h ;DX指向数据端口 in al,dx ;从输入端口读开关状态 not al ;反相 out dx,al ;送输出端口显示 call delay ;调子程序延时 jmp next ;重复 5.5.2 查询传送方式及其接口 CPU需要先了解（查询）外设的工作状态，然后在外设可以交换信息的情况下（就绪）实现数据输入或输出 对多个外设的情况，则CPU按一定顺序依次查询（轮询）。先查询的外设将优先进行数据交换 查询传送的特点是：工作可靠，适用面宽，但传送效率低 查询传送的两个环节 ⑴ 查询环节 寻址状态口 读取状态