第六部分——mcs-51并行io扩展技术.pptVIP

第六部分 MCS-51并行I/O口扩展技术 上 饶 职 业 技 术 学 院—电 子 工 程 系 编 著 组 1 MCS-51并行I/O扩展技术 并行I/O口扩展技术部分----目录 总 目 录 简单I/O口的扩展 8 2 5 5扩展并行接口 8 1 5 5扩展并行接口 1.1 1.2 1.3 Ⅰ Ⅱ 1.1 简单I/O口的扩展 MCS—51具有4个I/O口P0，P1，P2，P3 但P0，P2口往往作为扩展总线使用，P3往往用其第二功能，故实际常用来作I / O口使用的就仅剩下P1口，如外接较多的I / O设备（打印机，键盘，显示器等），显然得扩展I / O接口。 I/O接口扩展一般是扩展并行接口，常用来扩展的器件 （1）可编程并行接口8255 （2）三态门电路，锁存器 eg：74LS377（373，273）扩展输出，74LS244（245）扩展输入 （3）可编程RAM / IO扩展器8155 （4）利用串行口的移位寄存器工作方式（方式0）也可以扩展I / O口，这时所扩展的I / O口不占用片外的RAM地址。 目 录 74LS377是一种8D触发器。 一、用74LS377扩展并行输出口 20 19 18 17 16 15 14 13 12 11 Vcc Q7 D7 D6 Q6 Q5 D5 D4 Q4 CLK E Q0 D0 D1 Q1 Q2 D2 D3 Q3 GND 1 2 3 4 5 6 7 8 9 10 74LS377 图1?1 74LS377的的引脚图与示意图 目 录 图1?2 MCS?51与74LS377的接口电路 WR P2.7 P0 CLK E D0~D7 Q0~Q7 74LS377 MCS?51 输出设备 MOV DPTR，#7FFFH ；指向74LS377地址 MOV A，#data ；需输出的数据送累加器 MOVX @DPTR，A ；P0口通过74LS377送出数据 RET 注意：在简单I/O的扩展中，一个芯片只有一个地址 目 录 A B DIR=1时，A?B DIR=0时，B?A 以下程序是把累加器的内容从74LS377输出，读74LS245的数据到累加器A中。 MOV DPTR，#0BFFFH MOVX @DPTR,A MOVX A,@DPTR RET 二、用74LS245扩展并行输出口 74LS245是一种三态输出8总线收发器/驱动器，无锁存功能。 图1?3 74LS377与74LS245的接口电路 目 录 74LS373 MCS?51 图1?4 MCS?51与74LS373的接口电路 输入设备 P0 RD P2.6 E + Q0~Q7 D0~D7 G INT0 SETB IT0 SETB EA MOV R0，#30H SETB EX0 ?? ORG 0003H AJMP PINT0 ?? PINT0： MOV DPTR，#0BFFFH MOVX A，@DPTR MOV @ R0，A INC R0 RETI 三、采用锁存器扩展选通输入的8位并行口 采用带三态门控输出的8D锁存器74LS373作为外部扩展输入口。图中外部设备向单片机输出数据时，有一个选通信号连到74LS373的锁存端G上，在选通信号的下降沿将数据锁存，同时向单片机发出中断申请。将输入数据送入首地址为30H的RAM数据区。 目 录 1.2 8 2 5 5 扩展并行接口 一、8255A的结构 8255A是Intel公司的一种通用的可编程的并行接口电路，它具有三个8位并行口PA，PB，PC。 D0~D7：双向三态数据总线 PA，PB，PC：三个8位I / O口 RD：读选通信号输入线 WR：写选通信号输入线 A1A0：端口地址输入线，用于选择内部端口寄存器（接CPU P0经地址锁存后的P0.1、P0.0或P2.1、P2.0） CS：选片信号输入线。（接CPU地址线） RESET：复位信号输入线。复位后PA，PB，PC均为 输入方式。 C口 1 0 控制器 1 1 B口 0 1 A口 0 0 口号 A1A0 目 录 8255A逻辑框图 8255A引脚图 Vcc： 主电源 +5V GND： 线路地 8255A的引脚图及逻辑框图 如下所示： 图1-5 8 2 5 5 逻辑框图和引脚图 目 录 二、8255A操作方式