第1章 计算机系统结构概述(第06讲).pptVIP

半加器有两个输入端——被加数、加数 两个输出端——和（S）、进位(C) ** 计算机组成与系统结构 * 计算机组成 与系统结构 第一章 计算机系统结构概述 （第06讲） 1.1.3 算术运算的逻辑电路基础 运算器的主要功能是对数据进行各种运算处理。 算术运算的解决方法：在加法器的基础上，增加移位传送功能，并选择输入控制条件。 运算器的核心部件是加法电路。 半加器的真值表 1、半加器 半加器的逻辑表达式： S=AB+AB=A B C=AB HA A B S C A B C S 半加器的逻辑电路图 半加器的逻辑符号 半加器的逻辑表达式： S=AB+AB=A B C=AB 2、加法单元 （1） 加法单元输入和输出的关系 Ci Si Ai Bi Ci-1 加法单元 i 本位操作数 低位进位 本位进位 本位和 1个输入为1时， Si为1，Ci为0； 2个输入为1时， Si为0，Ci为1； 3个输入为1时， Si为1，Ci为1； （2） 全加器 输入信号 输出信号 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Si = Ai·Bi·Ci-1+ Ai·Bi·Ci-1+ Ai·Bi ·Ci-1+ Ai·Bi ·Ci-1= Ai Bi Ci-1 Ci = Ai·Bi·Ci-1+ Ai·Bi·Ci-1+ Ai·Bi·Ci-1+ Ai·Bi ·Ci-1= Ai·Bi +（Ai Bi）·Ci-1 Si = Ai·Bi·Ci-1+ Ai·Bi·Ci-1+ Ai·Bi ·Ci-1+ Ai·Bi ·Ci-1= Ai Bi Ci-1 Ci = Ai·Bi·Ci-1+ Ai·Bi·Ci-1+ Ai·Bi·Ci-1+ Ai·Bi ·Ci-1= Ai·Bi +（Ai Bi）·Ci-1 Ai Bi 异或 3、串行加法电路 3、并行加法电路 （1）特点：各位同时相加。 （2）影响速度的主要因素 存在着进位信号的传递 （3）并行加法器的进位链 进位链的基本逻辑关系 Ci = Ai·Bi +（Ai Bi）·Ci-1 令 Gi = Ai·Bi 进位产生函数 Pi= Ai Bi 进位传递函数 （进位条件） 所以，Ci = Gi + Pi ·Ci-1 本地进位、绝对进位 条件进位、传递进位 串行进位 特点：进位信号逐位形成。 设n位加法器 逻辑式 C1 = G1 + P1 ·C0 C2 = G2 + P2 ·C1 …. Cn = Gn + Pn ·Cn-1 并行进位 特点：进位信号同时形成。 设n位加法器 逻辑式 C1 = G1 + P1 ·C0 C2 = G2 + P2 ·C1= G2 + P2·G1 + P2·P1· C0 …. Cn = Gn + Pn ·Cn-1 = Gn + Pn ·Gn-1+…..+ Pn Pn-1….P2P1C0 n+1项 当SUB＝0时，有 　 Bi’＝Bi·SUB + Bi·SUB＝Bi·0 + Bi·1＝Bi 进行的是A + B； 当SUB＝1时，有 　 Bi’＝Bi·SUB + Bi·SUB＝Bi·1 + Bi·0＝Bi 进行的是A - B。 完