3.3.2并发描述语句ppt.pptVIP

3.3 VHDL的基本描述语句 3.3.1 顺序描述语句 3.3.2 并发描述语句 3.3.2 并发描述语句 并发语句主要包括： 进程语句 BLOCK语句 并发代入语句 条件代入语句 选择信号语句 ASSERT语句 COMPONENT语句 GENERATE语句 并发语句结构是最具VHDL特色的。 在VHDL中，并发语句有多种语句格式，它们在结构体中的执行是同步进行的，或者说是并行运行的；其执行方式与书写顺序无关。 在执行中，并发语句之间可以有信息往来；也可以是互为独立、互不相关、异步运行（如多时钟情况）。但每一并发语句内部的语句运行方式可以不同，即有并行执行方式（如块语句）和顺序执行方式（如进程语句）。 ◆PROCESS语句是一种并发处理语句，在一个构造体中多个PROCESS语句可以同时并发运行。因此，PROCESS语句是VHDL中描述硬件系统并发行为的最常用、最基本的语句。 ◆ PROCESS语句的特点： 1. 可以与其它进程并发执行，并可存取结构体或实体所定义的 信号。 2. 进程中的所有语句都是顺序执行的。 3. 进程中必须包含一个显式的敏感信号表或者包含一个WAIT 语句。 4. 进程之间的通信是通过信号量传递来实现的。 PROCESS语句 并发描述语句 并发信号代入语句 并发信号代入语句实际上是一个进程的缩写。 例如： ARCHITECTURE behav OF a_var IS BEGIN output= a(i)； END behav； 可以等效于 ARCHITECTURE behav OF a_var IS BEGIN PROCESS(a,i) BEGIN output=a(i); END PROCESS； END behav; 并发描述语句 并发信号代入语句在仿真时刻同时运行，它表征了各个独立器件的独立操作，从而真实地描述了实际硬件系统的工作情况。例如： a=b+c; d=e*f 并发信号代入语句可以仿真加法器、乘法器、除法器、比较器及各种逻辑电路的输出。因此，“=”的右面可以是算术运算表达式，也可以是逻辑运算表达式，或者是关系运算表达式。 并发描述语句 条件信号代入语句 条件信号代入语句也是并发描述语句。 条件信号赋值语句的格式为： 目标信号 = 表达式1 WHEN 条件1 ELSE 表达式2 WHEN 条件2 ELSE …… 表达式n； 1. 条件信号代入语句与进程中的IF语句相同，具有顺序性，但ELSE不能省略。 2. 执行该语句时，每一赋值条件是按书写的先后关系逐项测定的，一旦发现条件为“true”，立即将表达式的值赋予目标信号。 3. 赋值条件的数据类型是布尔量。 4. 由于条件测试的顺序性，条件信号代入语句的赋值具有优先级别，其中第1子句优先级别最高，依次类推。 并发描述语句 例：4选1多路选择器 ENTITY wmux4_1 IS PORT(i0, i1,i2,i3,a,b : IN STD_LOGIC; q : OUT STD_LOGIC); END wmux4_1; ARCHITECTURE rtl OF wmux4_1 IS SIGNAL sel : STD_LOGIC_VECTOR(1 downto 0); BEGIN sel=ba; q=i0 WHEN sel=00 ELSE i1 WHEN sel=01 ELSE i2 WHEN sel=10 ELSE i3 WHEN sel=11 ELSE X ; END rtl; 并发描述语句 选择信号语句 选择信号赋值语句的格式为： WITH 条件表达式 SELECT 目标信号 = 表达式1 WHEN 条件1， 表达式2 WHEN 条件2， …… 表达式n WHEN 条件n； 1. 选择信号语句与进程中的CASE语句