chap5 触发器.pptVIP

Chap5 触 发 器 湖南大学电气与信息工程学院电子信息工程系 c) 功能表 * = This configuration is nonstable; that is, it will not persist when either the preset and/or clear inputs return to their inactive (high) level. Q0 = The output logic level of Q before the indicated input conditions were established. 5.2.4 T触发器 逻辑符号 特性方程 逻辑功能表 0 1 1 0 0 1 0 1 0 0 0 0 Qn+1 Qn T 状态转换图 5.3 触发器的脉冲工作特性及主要参数 5.3.1 集成触发器的脉冲工作特性 研究对象 触发器对时钟脉冲输入信号之间的时间关系的要求。 应用时，可以从触发器的主要参数中获得相关的参数，从而确定对输入信号与时钟的要求。 5.3.2 集成触发器的主要参数 直流参数 电源电流ICC 所有输入端和输出端悬空时电源向触发器提供的电流。表明电路的空载功耗。 2) 低电平输入电流(即输入短路电流)IIL 某输入端接地，其他各输入输出端悬空时，从该输入端流向地的电流。表明对驱幼电路输出为低电平时的加载情况。 3) 高电平输入电流IIH 将各输入端分别接VCC时，测得的电流。表明对驱幼电路输出为低电平时的加载情况。 4) 输出高电平VOH和输出低电平VOL 输出端为高/低电平时的对地电压称VOH / VOL。 开关参数 1) 最高时钟频率fmax 触发器在计数状态下能工作的最大时钟频率。表明触发器工作速度的指标。注意其测试条件。 2) 对时钟信号的延迟时间 ( tCPLH 和 tCPHL ) 从时钟脉冲的触发沿到触发器的输出端由0态变到1态的延迟称tCPLH,从时钟脉冲的触发沿到触发器的输出端由1态变到0态的延迟称tCPHL。一般有 : tCPHL比tCPLH约约大一个门延迟时间。 3) 对直接置0(RD) 或置1(SD)端的延迟(tRLH、tRHL和tSLH、tSHL 置0/置1脉冲触发沿到输出变化稳定的时间。 本章总结 触发器是具有记忆功能的逻辑电路，每个触发器能够存储1位二进制数，是时序逻揖电路的基本单元。 按电路结构分类有: 基本RS触发器 同步触发器 主从触发器 边沿触发器。 触发器的触发翻转方式 电平触发 (如基本RS触发器) 脉冲触发 (如同步触发器与主从触发器) 边沿触发 (脉冲边沿触发，可以是正跳，也可以是负跳) 主从触发器与边沿触发器翻转的相异点 翻转均发生在脉冲跳变时，但对加入信号的时间有不同，对于主从触发器，如果是负跳沿触发，输入信号必须在正跳变前加入，而边沿触发器可以在触发沿到来前加入。 触发器桉功能分类: RS触发器 (约来条件RS=0) JK触发器 D触发器 T触发器 JK触发器可以很方便地变换成RS、D、T触发器。最常用的是JK和D触发器。 作业题 5.1.2 5.1.6 5.2.2 5.2.3 5.2.5 5.2.7 5.2.9 5.3.1 本章例题 例(5.1.8P206) 触发器的逻辑电路如图所示。试分析其工作原理，列出功能表。 分析 关键是T1的等效 BJT构成的电路如图 1 1 0 1 0 0 0 1 1 0 1 1 L A B 输出 输入 逻辑表达式为 作出真值表 原图可用下图等效 从中可以看出，为主从RS触发器 * 本章4学时 触发器是具有记忆功能的逻辑器件，是构成时序逻辑电路的基本单元之一。 触发器的种类主要有: RS触发器 JK触发器 D触发器 T和T’触发器 要求掌握: 各种触发器的逻辑功能及其描述方法，参数及应用。 触发器的描述方法: 功能表/真值表; 特性方程; 状态图 分析关键: 输入信号的加入与触发脉冲之间的关系。具体为根据输入与触发脉冲作出输出波形图。 5.1 触发器的电路结构与工作原理 以RS ( Reset Set ) 触发器为例进行分析说明。RS触 发器结构分为: 基本触发器; 同步触发器; 主从触发器; 边沿触发器; 5.1.1 基本RS触发器 电路结构与工作原理 逻辑图及逻辑符号 逻辑表达式 工作分析 R=1、 S=0 1 0 1 0 1 0 2) R=0 、S=1 1 0 1 1 0 0 3) R=