chapter6_qsq.pptVIP

逻辑门的表示方法： 程序查询方式的输入接口电路 查询输入程序 查询方式的A/D采样 WAIT： IN AL，51H ；读状态端口的值 TEST AL，10H ；判断D4是否为1？ JZ WAIT ；不是1，等待 IN AL，50H ；读数据端口的值 MOV BUF，AL ；将数据送到数据缓冲单元 可屏蔽中断INTR被响应时，CPU共执行7个总线周期： （1）2个中断响应总线周期，获取中断类型码 （2）1个写总线周期，FR入栈，清IF和TF （3）2个写总线周期，断点地址入栈 　　　（先CS入栈，再IP入栈） （4）2个读总线周期，从中断向量表中取出中断服务子程序的入口地址 （先读IP，再读CS） A0=0 偶地址端口 A0=1 奇地址端口 1. 中断请求寄存器 （IRR ，8位锁存器） 用来锁存外设送来的 IR7~IR0中断请求信号 第6章 输入/输出和中断 二、结构（P249） 2. 中断屏蔽寄存器 （IMR ，8位Reg ） 用来设置中断请求 屏蔽信号。 IMR第i位置1，则与 它对应的IRi中断申请 被屏蔽。 3. 在服务(中断服务)寄存器(ISR, 8位)存放当前正在服务的中断级。 由优先权判别电路根据IRR中各请求位优先级别和IMR中屏蔽标志， 将允许中断的最高优先权请求位，选通到ISR中。 在处理某级中断的整个过程中，ISR中与它对应的位始终保持1，只有 服务完，在返回之前，才由中断结束命令EOI将其清0。 不进行中断服务的ISR各位恒等于0。 4. 优先权判别电路 用来识别和管理各中 断请求信号的优先级别。 5. 控制逻辑 控制逻辑电路中，有一组初始化命令字Reg : ICW1～ICW4 一组操作命令字Reg: OCW1～OCW3。 系统刚开始时，初始化命令字送8259A，以后过程中将保持不变，操作命令则用来在过程中控制中断操作。 控制逻辑按编程设定方式管理8259A的全部工作。 第6章 输入/输出和中断 6. 数据总线缓冲器 ——三态缓冲器。 8259A与CPU的数据总 线接口。编程时，CPU 可对8259A写控制字或 读状态信息。 7. 读/写控制逻辑 ——完成来自CPU的 读写命令，及与片选信号 CS与A0（0或1）决定访问 片内某个Reg。 通过OUT指令WR有效，把命令字写入ICW和OCW.IN指令RD有效， 将IRR、ISR或IMR内容通过数据总线读入CPU。 第6章 输入/输出和中断 8. 级联缓冲器/比较器（用于多片8259之间的连接） 主—从结构中，作为主设的8259A，CAS2～CAS0是输出线，作为从设的8259A，CAS2～CAS0是输入线，两者互连。SP/EN:从片编程/缓冲器允许信号线，是个双功能双向引脚。 ①缓冲器方式，输出信号，级联时用于控制数据缓冲器的封锁/开启。 ②非缓冲器方式，输入信号，用于规定8259A是主（SP=1）还是从（SP=0）。在单片8259A系统中，SP/EN接高电平（ SP=1 ）。 第6章 输入/输出和中断 8259A各引脚见书P250，图6-32。 CS：是片选信号，其为低电平时，可对芯片读写。 A0：与CS及WR或RD配合去读写8259的内部寄存器，可直接接CPU的某位地址线。 INT：中断请求信号，接CPU的INTR。 INTA：中断允许线，接CPU的INTA。 双列直插式芯片，28个引脚。 键 盘 保 留 串 口2 硬 盘 软 盘 打印机 IOW 18.2Hz方 波 A0 CS 8259A 总线 A0 数 据 线 IOR RD WR 片 选 译 码 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 A5 ~ A9 D0 ~ D7 D0 ~ D7 Vcc SP/EN CA0 CA1 CA2 GND + 5V 20~3FH 用于多片 8259A 级连情况 INTA INT INTA INTR 串 口1 第6章 输入/输出和中断 2. 当外设发出中断请