电子秒表王明星111102041.docVIP

数电课程设计报告 电子秒表 姓 名 王明星 专　　业 自动化（1班） 指导教师 李研达 日　　期 2012.12.28 电子秒表 一、设计目的 （1）学习数字电路中基本的RS触发器、单稳态触发器、时钟发生器及计数等单元电路的综合应用 （2）学习电子秒表的调试方法 二、设计思路 （1）设计基础RS触发器电路 （2）设计单稳态触发器电路 （3）设计时钟发生器电路 （4）设计计数及译码显示电路 三、设计原理 1、总体框架 2、电子秒表原理图 1）基础RS触发器 图中1用集成与非门构成基本RS触发器，属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。 按动按钮开关S2（接地），则门1输出Q=1；门2输出Q=0，S2复位后Q、Q状态保持不变。再按动按钮开关S1，则Q由0变为1，门5开启，为计数器启动做好准备。Q由1变为0，送出负脉冲，启动单稳态触发器工作。 基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。 2）单稳态触发器 图中2为用集成与非门构成的微分型单稳态触发器，单稳态触发器在电子秒表中的职能是为计数器提供适当脉宽的清零信号。 静态时门4应处于截止状态，故电阻R必须小于的关门电阻Soff。定式元件RC取值不同，输入脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的Rp和Cp。 图1 图2 3）时钟发生器 图3为555定时器构成的多谐振荡器，是一种性能较好的时钟源。 调节电位器Rw，是在输出端3获得频率为50Hz的矩形波信号。当基本RS触发器Q=1时，门5开启，此时50Hz脉冲信号通过门5作为计数脉冲计数器加与计数器（1）的计数输入端CP2。 4）计数及译码显示 首先认识一下集成异步计数器74LS90。 74LS90是异步二-五-十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。 图4为74LS90引脚排列，表1为功能表。 通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助Ro(1)、 Ro（2）对计数器清零，借助S9（1）、S9（2）将计数器置9。其具体功能详述如下： （1）计数脉冲从CP1输入，QA作为输出端，为二进制加法计数器。 （2）计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。 （3）若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。 （4）若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。 （5）清零、置9功能。 异步清零 当R（1）、R（2）均为“1”且R9（1）、R9（2）中有“0”时，实现异步清零功能，即QDQCQBQA=0000。 置9功能 当R9（1）、R9（2）均为“1”且Ro(1)、Ro(2)中有“0”时，实现置9功能，即QDQCQBQA=1001。 如图5中，二-五-十进制加法计数器74LS90构成电子秒表的计数单元。其中计数器（1）接成五进制形式，对频率为50 Hz的时钟脉冲进行五分频，在输出端QD取得周期为0.1S的矩形脉冲，作为计数器（2）的时钟输入。计数器（2）及计数器（3）接成8421码十进制形式，其输出端与实验装置上数码管显示单元的相应输入端连接，可显示0.0—9.9秒计时。 图3 图4 图5 输入 输出 功能 R0（1） R0（2） S9（1） S9(2) CP1 CP2 1 1 0 * * * 0 0 0 0 清 0 * 0 0 * 1 1 * * 1 0 0 1 置 9 * 0 0 * * 0 0 * * 0 1 - - - QA 二进制计数 1 QD QC QB QA 五进制计数 QA QD QC QB QA 十进制计数8421码 QD QA QB QC QD 十进制计数5421码 1 1 不变 保持 四、设计心得 通过这次电子秒表的设计，我们了解了设计电路的程序，也了解了关于秒表的基本原理与设计理念。 一个复杂的电路原理图涉及到很多的接线与元器件，任何一根连接错误，都可能导致输出不正确。连线的时候要特别注意结点。参数的选择要准确，板块的布局要紧凑美观等等。所有这些在课堂上学不到的通过这次课程设计我们都有了一定的了解。 这次课程设计培养了我严谨认真、实事求是的好习惯，也是自己提高了与同学相互探讨的能力。 第 1 页 秒计数器 数码显示器 译码电路 控制电路 秒信号发生器