CDMA下行同步算法设计与FPGA实现.pdf

T洲s肌№纛鸶熬潮 y冀寰熬焉 【本文献信息】罗森，田增山，周启平．cDMA下行同步算法设计与FPGA实现[J]．电视技术，2013，37(5) a玳队下行同步算法设计与附实现 罗森，田增山，周启平 (重庆邮电大学无线定位与空间测试重点实验室，重庆400065) stratix 将其结果和MATLAB仿真结果进行对比验证。最后以FPGAII芯片为硬件平台进行板级调试，结果表明该同步算法稳定 可靠。 【关键词】cDMA；下行同步算法；FPGA 【中图分类号】rI’N949．6 【文献标志码】A CDMADo唧山Ilk hnplem伽ta廿蚰of Syndhr蚰iz娟蚰Based蚰FPGA D商驴锄d Im0 sen，7nAN Zen铲IlaIl，zHOUQiping (胁m眦旷慨陀妇k耐如n口以跏钾胁∞恍脱耐，cb嘲垤‰i钟”蚵。厂风如帆d死kDm批砒幻m，‰唧嚼4僦晒，吼iM) correlafion basedonFFI’rnoduleis aIldtIlecDMAdowIllink b鹊edonFPGAis 【Abst瞰t】111e缸taIg嘶thm designed syTlchr0血殂tionalgoritllIn imple— men删．ThedowIllink andtIle 0frelated are module ofthe synchroni蛆tionalgodthm choosing par砌etersanalyzed．Thediagmmalgori山m卸dimple— 0f山e basedon arein酬ucedandtlle issimul舢edM0delSiIIl粕d山eresultsare wittIthe of mentation pmgram Verilog proceduIe usillg c0加paIed output MAⅡ．ABt0 onboaIdofs妇血ⅡisⅡ州eaIldt}leresIlltsshowtlle hasa veri母algDri血m．Finally，thedeb嚼ng synchroni盟tionalgorithmgood咖bility． 【Keywords】cDMA；dowlllinksyIlchrorIizationalgorithm；F粥A Division 在cDMA(codeMultipleAccess)扩频通信系序列未对齐，则理论上相关值趋于0。如图1所示为PN 统中，同步技术作为码分多址的三大支撑技术之一，起着 序列的自相关仿真图，可以观察到对齐时有一个极高的相 至关重要的作用。在cDMA系统下行同步过程中，利用关峰，其余未对齐时刻，相关值很小。 PN短码良好的相关性，将前向数据与不同相位的PN短 码序列进行相关，找到最高相关峰值对应的相位，从而完 成短码同步。以往CDMA的同步、解扰和解Walsh等相 关算法…主要是基于DsP实现，但通常需要多块DsP来 共同完成，且CDMA中长码生成和实时性处理对DSP来 说是相当大的挑战。但随着FPGA技术的快速发展和数 字信号处理IP核的成熟，如FFI，兀R，DDS和A删uIJT— COMPLEx等IP核，基于FPGA的信号处理得到广泛的应 用。基于FPCA的cDMA同步算法实现，主要以滑动相关 图1 PN序列的自相关特性 法为主，该方法虽然实现简单，但实时性较差。本文针对 1．2进行相关运算数据长度的确定 cDMA下行同步快速高效的要求，完成了CDMA下行同如何选择适当的数据长度来完成相关运算是一个比 步的算法设计，并以FPGA的思想构建同步模块，利用灿．较