《嵌入式系统基础教程》第08讲第4章ARM片上总线和ARM7TDMI核85页.pptVIP

2008年6月28日 南京大学计算机系 《嵌入式系统原理与开发》 第8讲 南京大学计算机系 俞建新主讲 第4章ARM体系结构 本章主要介绍以下内容： ARM体系结构版本 ARM处理器系列 ARM流水线 ARM工作模式和工作状态 ARM寄存器组织 ARM存储器组织 ARM的异常中断 AMBA和ARM7TDMI 4.8 AMBA和ARM7TDMI 介绍以下内容 ARM处理器的片上总线AMBA 典型的ARM处理器核—ARM7TDMI 4.1 ARM片上总线-AMBA ARM公司为单个或者多个ARM处理器芯核提供的独立总线规格说明。 英文全称是： Advanced Microcontroller Bus Architecture 目前版本是3.0版 2.0版AMBA标准定义了三组总线： AHB(AMBA高性能总线) ASB(AMBA系统总线) APB(AMBA外设总线) AHB、ASB和APB AMBA规范定义了3种总线： AHB(Advanced High-performance Bus) 用于连接高性能系统模块。它支持突发(burst)数据传送方式及单个数据传送方式，所有时序都以单一时钟的沿为基准。 ASB(Advanced System Bus) 用于连接高性能系统模块，它支持突发数据传送模式。 APB(Advance Peripheral Bus) 为低性能的外围部件提供较简单的接口。 典型的基于AMBA的SOC系统 一个典型的基于AMBA的微控制器将使用AHB或ASB总线，再加上APB总线，如右图所示。 ASB总线是旧版的系统总线；而AHB则较晚推出，以增强对更高性能、综合及时序验证的支持。 4.2 ARM7TDMI核 ARM7TDMI是世界上广泛使用的32位嵌入式RISC处理器，它是目前用于低端的ARM处理器核，且应用范围很广。 ARM7TDMI 的名称含义如下： ARM7：ARM6 32位整型核的3V兼容版本； T：16位压缩指令集Thumb； D：在片调试(debug)支持，允许处理器响应调试请求暂停； M：64位增强型乘法器(multiplier)，与以前处理器相比性能更高，产生全64位结果； I：嵌入式ICE硬件提供片上断点和调试点支持。 4.2.1 ARM7TDMI介绍 ARM7TDMI处理器是ARM7处理器系列成员之一，是目前应用很广的32位高性能嵌入式RISC处理器。 本节介绍ARM7TDMI的以下4个内容 基本特点 框图、内核和功能图 体系结构 存储器接口 ARM7TDMI基本特点 ARM7TDMI基本特点包含以下内容： 指令流水线 存储器访问 存储器接口 嵌入式ICE-RT逻辑 指令流水线 ARM7TDMI使用流水线以提高处理器指令的流动速度。流水线允许几个操作同时进行，以及处理和存储系统连续操作。 ARM7TDMI使用3级流水线，因此，指令的执行分3个阶段：取指、译码和执行。 正常操作流水： 在执行当前一条指令的同时，后续的一条指令被译码，后续的第二条指令从存储器中被取出。 指令流水线的功能段划分 从存储器取指令 指令所用的寄存器译码 从寄存器组中读寄存器，执行移位和ALU操作，将寄存器写回到寄存器组 ARM7的3级流水线示意图 存储器访问特点 ARM7TDMI核是冯·诺依曼(Von Neumann)体系结构，使用单一32位数据总线传送指令和数据。只有加载、存储和交换指令可以访问存储器中的数据。 数据可以是：8位(字节)、16位(半字)和32位(字)。 字必须是4字节边界对准，半字必须是2字节边界对准。 存储器接口特点 ARM7TDMI存储器接口特点如下： 速度相关控制信号流水作业 方便片内和片外快速突发(burst)访问模式 4种存储周期 空闲周期（I） 非顺序周期（N） 顺序周期（S） 协处理器寄存器传送周期（C） 嵌入式ICE-RT逻辑 为ARM7TDMI核提供了集成的在片调试支持 可用来设置断点或观察点出现的条件 嵌入式ICE-RT逻辑包含调试通信通道 DCC，Debug Communications Channel DCC用于在目标和宿主调试器之间传送信息 嵌入式ICE-RT逻辑通过JTAG(Joint Test Action Group)测试访问口进行控制 ARM7TDMI体系结构 ARM7TDMI有如下2个指令集： 32位ARM指令集； 16位Thumb指令集。 属于ARMv4T体系结构的实现 特点是： 1．指令集压缩 2．Thumb指令集 指令集压缩 对于传统的微处理器体系结构，指令和数据具有同样的宽度。 与16位体系结构相比，32位体系结构在操纵32位数据时呈显了更高的性能，并可更有效地寻址更大的空间。 一般来讲，16位体系结构比32位体系结构具有更高的代码密度，但只有