实验八、计数器及其应用设计 《电子技术基础实验（模拟、数字）》课件.ppt

四川大学电工电子实验中心 计数器及其 ——应用设计 马雪莲 实验目的 了解计数器的功能和特点。 熟悉任意计数器的设计方法， 并掌握其应用。 计数器介绍 计数器是数字系统中不可缺少的时序逻辑器件，不但可以实现计数、分频，还可以实现测量、运算和控制等功能，在实践中应用很广。 计数器分类 按时钟的连接方式 异步计数器 同步计数器 按结构 COMS计数器 TTL计数器 二进制计数器 按计数的 循环长度 其它进制计数器 十进制计数器 按计数 的增减 可逆计数器 加法计数器 减法计数器 虽然集成计数器的规格和型号很多，但也不可能任意进制的计数器都有与之相对应的集成产品。这就要求我们学会用现有的成品计数器外接器件及线路，构成适合自己需要的计数器。 例如：我们现有M进制计数要构成N进制计数器。当NM时，则只需一片M进制计数器；如果NM时，则要多片M进制计数器。 M进制计数构成N进制计数器基本方法 反馈置数法：适用于具有预置数 功能 的集成计数器 反馈清零法：适用于具有清零输 入端的集成计数器 应用设计 实际应用时，可以用中规模集成计数器，根据应用需要构成任意进制的计数器。 实验中采用的中规模集成计数器74LS192，它具有双时钟输入，同时具有清0和置数功能的同步十进制可逆计数器。 D、C、B、A —并行置数数据输入； QD、QC、QB、QA —计数数据输出； CR —清零端； LD —置数控制端； CPU—加法计数CP输入； CPD —减法计数CP输入； CO — 进位输出端； BO —借位输出端； 74LS192 示意图 74LS192的管脚图及示意图 74LS192功能表 输入 输出 CR LD CPU CPD D C B A QD QC QB QA 1 × × × × × × × 0 0 0 0 0 0 × × D C B A D C B A 0 1 1 × × × × 加法计数 0 1 1 × × × × 减法计数 反馈清0法设计6进制计数器 因为NM,所以用一块74LS192芯片 根据反馈清0方程画出6进制计数器电路图 反馈清0法设计24进制计数器 因为NM，所以要用两个74LS192芯片， 一个作个位，另一个作十位,10×10=100 。 K V V K=0总清零，K=1计数 用反馈清0法设计8×3＝24和 4×6＝24进制的计数器 大家好好想想吧 ? ? ? 2 K V V K=0总清0；K=1置数。 反馈置数法设计24进制电路图如下图所示 两种设计方法的比较 反馈清0法 设计思路简单、明了。 接线少，电路结构简单。 级联简单，适应从0开始计数的设计。 反馈置数法 设计思路简单、清晰。 接线较多，电路结构稍复杂。 级联较复杂，适应从任意数开始计数的设计。 一、测试74LS192的逻辑功能 1、测试74LS192的清0和并行置数功能填下表 输 入 输 出 CR LD D C B A QD QC QB QA 1 × × × × × 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 1 1 0 实验内容 二、计数功能检查 画出加法、减法计数状态转换图。 0000 0001 0010 0011 0100 1001 1000 0111 0110 0101 三、自启动功能检查 加法计数预置在1010；减法计数预置在 1111；画出它们的状态转换图。 1010 1011 0110 四、用74LS192构成一个三进制加法计数器 1、时钟用单次脉冲，观察并记录状态变化。 2、时钟改为1KHZ，用示波器观察并画出CP、 QA、QB的波形，并测出CP、QA和QB的参 数。 CP QB QA f T tp+ CP QA QB 五、设计一个41进制的计数器 1、时钟CP为1HZ，用发光二极管或数码管观 察并画出状态转图。 2、时钟CP为20KHZ，记录CP和QC’的波形， 测试CP和QC’的频率、峰值、正脉宽等参